-
公开(公告)号:CN102147828B
公开(公告)日:2013-06-26
申请号:CN201110072207.6
申请日:2011-03-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
CPC classification number: G06F17/5036
Abstract: 本发明公开了一种体引出结构的SOI场效应晶体管的等效电学模型及其建模方法,该等效电学模型由内部场效应晶体管和外部场效应晶体管并联组成,其中将所述体引出结构SOI场效应晶体管分为体引出部分和主体部分,内部场效应晶体管代表体引出部分的寄生晶体管,外部场效应晶体管代表主体部分的正常晶体管。本发明提出的等效电学模型完整地包括了体引出结构SOIMOSFET器件物理结构的各个部分,即体引出部分和主体部分对其电学特性的影响,提高了模型对器件电学特性的拟合效果。
-
公开(公告)号:CN102683217A
公开(公告)日:2012-09-19
申请号:CN201210165018.8
申请日:2012-05-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336
CPC classification number: H01L29/1606 , H01L29/66742 , H01L29/78648 , H01L29/78684
Abstract: 本发明提供一种基于石墨烯的双栅MOSFET的制备方法,属于微电子与固体电子领域,该方法包括:在单晶硅衬底上生长一层高质量的SiO2,然后在该SiO2层上旋涂一层高聚物作为制备石墨烯的碳源;再在高聚物上淀积一层催化金属,通过高温退火,在所述SiO2层和催化金属层的交界面处形成有石墨烯;利用光刻技术及刻蚀工艺,在所述催化金属层上开窗并形成晶体管的源极和漏极;利用原子沉积系统在开窗区沉积一层高K薄膜,然后在该高K薄膜上方制备前金属栅,最后在Si衬底的背面制备金属背栅极,最终形成基于石墨烯沟道材料和高K栅介质的双栅MOSFET器件。
-
公开(公告)号:CN102592998A
公开(公告)日:2012-07-18
申请号:CN201210078749.9
申请日:2012-03-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/331 , H01L29/737 , H01L29/06
CPC classification number: H01L29/66242 , H01L29/7378
Abstract: 本发明提供一种基于SOI的纵向SiGe-HBT及其制备方法,属于微电子与固体电子领域。该方法通过将普通的厚埋氧层的常规SOI半导体衬底作为起始晶片,在其特定区域制作薄埋氧层,并在薄埋氧层上制作HBT。该器件工作时,通过向该HBT施加背栅正电压使得在接近薄埋氧层的上表面形成电荷反型层作为次集电区,该层成为集电极电流的低阻抗导通渠道,从而显著减小集电区电阻,提高截止频率。同时,本发明的器件制备工艺简单,在特定区域减薄埋氧层,成功将所需的衬底偏压降至CMOS工艺中典型的3V甚至更小,这对实现SiGe-HBT与SOI-CMOS的集成工艺的兼容有重要意义。
-
公开(公告)号:CN102176215A
公开(公告)日:2011-09-07
申请号:CN201110072771.8
申请日:2011-03-24
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: G06F17/5036
Abstract: 本发明公开了一种SOI场效应晶体管SPICE模型系列的建模方法,通过设计制作辅助器件,测量电学特性数据,获取中间数据,在中间数据的基础上提取模型参数,建立浮体结构SOI场效应晶体管的SPICE模型,并利用中间数据及辅助器件数据提取模型参数,编写宏模型,建立体引出结构SOI场效应晶体管的SPICE模型。本发明提出的建模方法考虑了体引出结构中引出部分的寄生晶体管的影响,利用该方法建立的模型系列能更加准确的反应体引出结构及浮体结构的SOI场效应晶体管的实际工作情况及电学特性,提高了模型的拟和效果。
-
公开(公告)号:CN108388721B
公开(公告)日:2021-09-14
申请号:CN201810130075.X
申请日:2018-02-08
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/36
Abstract: 本发明提供一种SOI NMOS总剂量辐射多偏置点电流模型建模方法,包括:通过测试获取SOI NMOS侧壁晶体管在不同漏端偏置下的转移特性数据及在不同剂量辐照及不同漏端偏置下的转移特性数据;筛选数据、提取参数;在侧壁晶体管电流模型中引入漏致势垒降低效应的阈值电压模型、辐射效应的阈值电压偏移模型、侧壁晶体管总剂量辐射效应的等效栅压模型,修正总计量辐射效应的等效零偏阈值电压;形成SOI NMOS总剂量辐射电流模型。本发明适用于不同的漏端偏置电压下的总剂量辐射仿真;可以更准确地拟合出SOI NMOS受总剂量辐射效应影响时在不同漏端偏置下的转移特性曲线,更适用于集成电路的总剂量辐射效应仿真。
-
公开(公告)号:CN105895702B
公开(公告)日:2019-09-13
申请号:CN201610236469.4
申请日:2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法,包括衬底结构,NMOS器件及PN结器件;PN结器件的P区与NMOS器件的体接触区连接,PN结器件的N区与NMOS器件的栅连接。在P型本征区中进行N型重掺杂分别形成NMOS器件的源、漏区和PN结器件,再进行P型重掺杂形成NMOS器件的体接触区;在沟道区上方依次形成栅氧化层、多晶硅层,对多晶硅层进行N型重掺杂形成栅;通过通孔和金属将NMOS器件的栅和PN结器件的N区相连。本发明通过在栅体连接通路上形成一个反偏PN结,来提升体接触区电压、降低阈值电压、提高驱动电流,实现工作电压的提高,扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号:CN105845734B
公开(公告)日:2019-09-13
申请号:CN201610236465.6
申请日:2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种P型动态阈值晶体管、制备方法及提高工作电压的方法,该P型动态阈值晶体管至少包括:衬底结构,位于所述衬底结构上的n个阈值可调结构;所述阈值可调结构至少包含两个PMOS管和两个二极管,两个PMOS管共用体区,所述体区为P型重掺杂区;两个二极管共用P区,并以两个PMOS管共用的体区作为P区;所述第一二极管的P区与所述第一PMOS管的栅连接,所述第二二极管的P区与所述第二PMOS管的栅连接。本发明通过在两个PMOS管的栅体连接通路上各形成一个反偏PN结,来提升体区电压、降低阈值电压、提高驱动电流,实现工作电压的提高,扩展了P型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号:CN108878426A
公开(公告)日:2018-11-23
申请号:CN201810561734.5
申请日:2018-06-04
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11
Abstract: 本发明提供一种静态随机存储单元及其制作方法,上拉晶体管和下拉晶体管均采用L型栅;可以在牺牲较小单元面积的情况下(最终的有效单元面积可小于8μm2)有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移,提高单元的抗噪声能力;并且本发明的静态随机存储单元的制作方法不引入额外掩膜板、与现有逻辑工艺完全兼容,单元内部采用中心对称结构,不仅有利于MOS管的尺寸和阈值电压等匹配,还有利于形成阵列,方便全定制SRAM芯片。
-
公开(公告)号:CN105845398B
公开(公告)日:2018-04-17
申请号:CN201610168527.4
申请日:2016-03-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01F27/36
Abstract: 本发明提供一种电感屏蔽环包括:平面螺旋电感及屏蔽环;所述平面螺旋电感位于所述屏蔽环中心位置,所述屏蔽环为不连续的金属块组成的环状,所述金属块通过通孔与扩散区连接。本发明提供了一种电感屏蔽环,用于解决现有技术中平面螺旋电感屏蔽环版图占用面积大,电感品质因数低的问题。
-
公开(公告)号:CN104750923B
公开(公告)日:2017-11-21
申请号:CN201510136875.9
申请日:2015-03-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种MOSFET的建模方法,包括步骤:首先,获得模型的源漏寄生电阻;然后,将获得的模型的源漏寄生电阻挂到DC模型上,进行IV/CV特性拟合;最后,当IV/CV特性拟合精度满足要求时,进行S参数的拟合,直至S参数的拟合满足精度要求,建立RF模型,生成模型卡。本发明通过将源漏寄生电阻加入DC模型和射频模型中,可以提高射频模型的建模精度,并且本发明将DC模型和射频模型相结合,可以减少射频模型建模的工作周期。
-
-
-
-
-
-
-
-
-