-
公开(公告)号:CN107807707B
公开(公告)日:2019-08-06
申请号:CN201711114417.0
申请日:2017-11-13
Applicant: 东南大学
IPC: G05F1/56
Abstract: 本发明公开一种多路径高压摆率环路运放电路的实现方法,包括三极级联反向器;添加一辅助路径,在环路运放抽取的过程中,辅助路径工作,增加压摆率;在小信号建立过程中,辅助路径停止工作,避免产生大的过冲。本发明还公开一种多路径高压摆率环路运放电路,包括三级级联反向器;还包括一个带偏置的反向器,所述带偏置的反向器与三级级联反向器连接。此种技术方案通过添加辅助路径,提高环路运放的压摆率,同时不影响环路运放的稳定性。
-
公开(公告)号:CN109936362A
公开(公告)日:2019-06-25
申请号:CN201910145084.0
申请日:2019-02-27
Applicant: 东南大学
IPC: H03L7/089
Abstract: 本发明公开了一种应用于频率合成器的电荷泵,包括充放电电流支路和输出阻抗倍增电路;所述充放电电流支路由互补CMOS开关、轨到轨输入输出放大器构成的单位负反馈环路、电流源构成,用于对输出节点进行充放电并消除时钟馈通效应和电荷共享效应;所述输出阻抗倍增电路由折叠式共源共栅结构构成,用于提高电荷泵输出阻抗。所述输出阻抗倍增电路包括参考电流源、第一、第二、第三、第四、第五、第七、第八、第十、第十一、第十六NMOS管,及第一、第二、第三、第四、第六、第七、第九、第十、第十五PMOS管;本发明适用于低电压下匹配特性良好的漏端开关电荷泵,提高了充放电电流的匹配程度,改善频率合成器的相位噪声,提高电荷泵输出阻抗。
-
公开(公告)号:CN109936342A
公开(公告)日:2019-06-25
申请号:CN201910149155.4
申请日:2019-02-28
Applicant: 东南大学
Abstract: 本发明公开了一种中频可调且可实现高阶的复数带通滤波器,包括:I路信号通道和Q路信号通道,用于实现二阶低通滤波;交叉藕合电路,由四个结构相同的交叉耦合模块构成,用于连接I路信号通道和Q路信号通道实现频谱搬移,且根据外部控制逻辑产生的控制信号控制各交叉耦合模块中电阻阵列阻值,实现调节中频。所述每个交叉耦合模块包括N个NMOS管、N个电阻及一个Rconstant电阻;将外部控制逻辑产生的控制信号分别连接至各NMOS管的栅极,且各NMOS管的漏极均通过连接Rconstant电阻后作为第一端口引出;所述各NMOS源极均通过连接一个电阻后作为第二端口引出。本发明可通过控制逻辑产生控制信号实现中频的可调节,且功耗也较低,可构成更高阶的中频可控的复数滤波器。
-
公开(公告)号:CN109921787A
公开(公告)日:2019-06-21
申请号:CN201910144990.9
申请日:2019-02-27
Applicant: 东南大学
Abstract: 本发明公开了一种宽牵引范围的鉴频鉴相器,包括:第一至第四触发器、第一至第四锁存器、第一异或门(X1)、第二异或门(X2)、第三异或门(X4)、第四异或门(X6)、第一反相器(X3)、第一同或门(X5)、第二同或门(X7)、第一或非门(X8)、第二或非门(X9),其中第一至第四触发器的数据输入端分别与时钟clk0、clk45、clk90、clk135相连,且第一至第四触发器的时钟输入端均与输入数据data相连;第一或非门(X8)的输出端连至节点Fdn、第二或非门(X9)的输出端连接至节点Fup。本发明减小了PD周跳,扩大了PD的牵引范围,消除了单独的FD环路,优化了CDR系统的牵引范围、时钟抖动和数据抖动性能,避免了CDR中电路控制权在鉴频环和鉴相环之间来回切换引入的噪声和系统不稳定性。
-
公开(公告)号:CN108880541A
公开(公告)日:2018-11-23
申请号:CN201810568498.X
申请日:2018-06-05
Applicant: 东南大学
IPC: H03L7/193
Abstract: 本发明公开了一种基于衬底控制与隐逻辑技术的低电压分频器,包括第一触发器DFF1、第二触发器DFF2、反相器模块、衬底控制模块以及隐逻辑模块。所述第一触发器DFF1将反相器模块的输出信号OUT在控制信号MC的作用下进行二分频操作;所述隐逻辑模块控制第一触发器DFF1和第二触发器DFF2分别进行2分频和3分频的切换;所述第二触发器DFF2对第一触发器DFF1的输出信号进行2分频操作;所述衬底控制模块对第二触发器DFF2中的第十一MOS晶体管M11的衬底进行控制,改变第十一MOS晶体管M11的阈值电压;所述反相器模块将第二触发器的输出信号进行反相后输入到第一触发器DFF1的输入端。本发明功耗小,工作速度高,适用于低电压低功耗的锁相环系统中。
-
公开(公告)号:CN106208969B
公开(公告)日:2018-11-16
申请号:CN201610574311.8
申请日:2016-07-19
Applicant: 东南大学
IPC: H03D7/16
Abstract: 本发明公开了一种低电压自偏置电流复用无源混频器,包括自偏置互补输入跨导级、无源本振开关和低电压跨阻放大器;所述自偏置互补输入跨导级为CMOS结构,通过NMOS管和PMOS管共同向无源本振开关注入射频电流;低电压跨阻放大器为采用跨导自举电路的共栅放大器,且该跨导自举电路采用了NMOS管输入的共源放大器结构;自偏置互补输入跨导级通过无源本振开关与低电压跨阻放大器构成电流复用。本发明同时降低了电源电压和偏置电流,实现了较高的转换增益,显著降低了混频器的功耗水平,具有转换增益高、工作稳定、总体功耗低的特点。
-
公开(公告)号:CN108667432A
公开(公告)日:2018-10-16
申请号:CN201810541124.9
申请日:2018-05-30
Applicant: 东南大学
Abstract: 本发明公开了一种高效率高线性度包络调制器,包括依次连接的包络整形单元、偏置跟踪单元、线性放大级、电流感应单元、迟滞比较器、开关驱动单元和开关放大级。包络整形单元对输入包络进行直流移位和削峰处理后输入到线性放大级和偏置跟踪单元。偏置跟踪单元将线性放大级的AB类输出NMOS晶体管的栅极电压反馈给包络整形单元后输出正的移位电压。线性放大级的电阻反馈网络对包络信号线性放大整形,并补偿开关放大级的纹波电流。电流感应单元检测线性放大级的输出电流,并在传感电阻上产生压降。开关驱动单元加强迟滞比较器输出信号以驱动后级开关放大级工作。本发明包络调制器的线性度高,功耗低。
-
公开(公告)号:CN106301233B
公开(公告)日:2018-10-02
申请号:CN201610631673.6
申请日:2016-08-03
Applicant: 东南大学
IPC: H03D7/16
Abstract: 本发明公开了一种电流倍增型低电压电流复用无源混频器,包括互补输入跨导级、无源本振开关和电流倍增型低电压跨阻放大器;电流倍增型低电压跨阻放大器包括NMOS管共源放大器、PMOS管共栅管和差分对,通过NMOS管共源放大器为PMOS管共栅管提升跨导,差分对的跨导管与PMOS管共栅管尺寸相同,并偏置在相同的直流电流下,差分对的栅极与PMOS共栅管的漏极相连,在跨导增强结构电路的作用下,PMOS管共栅管的源极相当于虚地,差分对中的跨导管复制PMOS管共栅管的电流并注入到负载,将下变频后的电流进行了倍增,从而进一步提高了转换增益并改善了噪声性能。
-
公开(公告)号:CN108494402A
公开(公告)日:2018-09-04
申请号:CN201810207249.8
申请日:2018-03-14
Applicant: 东南大学
Abstract: 本发明公开了一种基于正弦拟合的TIADC系统误差估计和补偿方法,包括:输入一个已知频率的低频正弦信号至TIADC,求解三个参数的估算值并计算出各通道正弦输出的幅度和偏置;得到其余各通道的增益失配和失调失配和计算以完成补偿;输入一个已知频率的高频正弦信号至TIADC,得到三参数后分别计算各通道存在采样时刻失配和带宽失配的正弦输出的幅度值和相位值;估算得到通道带宽和带宽失配导致的相位值和采样时刻失配引起的相位值;分别采用可调延迟线和分数延时滤波器进行相位调节,以补偿采样时刻失配和带宽失配引起的相位误差。本发明可对TIADC中存在的各类失配所引起的误差实现精确的估计和补偿,同时不受通道数目限制,具有很好的有效性、广泛性和实用性。
-
公开(公告)号:CN108415502A
公开(公告)日:2018-08-17
申请号:CN201810263298.3
申请日:2018-03-28
Applicant: 东南大学
IPC: G05F1/56
Abstract: 本发明公开一种无有限周期震荡的数字线性稳压电源,包括主环路、阈值检测模块、逻辑控制模块、移位寄存器、PMOS阵列和负载,其中,主环路用于比较输出电压与参考电压的差,并将比较结果送入逻辑控制模块;阈值检测模块用于检测输出电压是否落入阈值窗口,并将检测结果送入逻辑控制模块;当输出电压超出上下阈值时,主环路控制PMOS阵列快速切换,输出电压稳定到参考电压附近;当输出电压落入上下阈值之间时,阈值检测模块通过逻辑控制模块输出标志位,使得移位寄存器进入保持状态,电路输出稳定。此种结构可消除经典数字线性稳压电源中存在的有限周期震荡问题。本发明还公开一种无有限周期震荡的数字线性稳压方法。
-
-
-
-
-
-
-
-
-