-
公开(公告)号：CN114911621A
公开(公告)日：2022-08-16
申请号：CN202210553734.7
申请日：2022-05-20
Applicant: 中国科学院计算技术研究所
IPC: G06F9/50 , G06N3/08 , H04L67/1001
Abstract: 本发明提供一种用于分布式训练计算阶段的自动优化方法，所述方法包括在分布式训练的每个回合执行如下步骤：S1、以预设的最小单位负载为粒度，计算当前回合中参与分布式训练的所有节点的计算性能；S2、以计算性能最差的节点计算其对应的最大允许负载数的完成时间为限制时间，分别计算每个节点在限制时间内能够完成计算的最大负载数，以所有节点在限制时间内对应的能够完成计算的最大负载数组成负载分配策略；S3、以步骤S2中负载分配策略，分配下一回合每个计算节点的负载。其中，节点的计算性能是该节点完成预设最小单位负载计算的时间。
-
公开(公告)号：CN106161254B
公开(公告)日：2019-06-18
申请号：CN201610565739.6
申请日：2016-07-18
Applicant: 中国科学院计算技术研究所 , 北京中科睿芯科技有限公司
IPC: H04L12/741 , H04L12/861 , H04L12/863 , H04L12/933 , H04L12/935
Abstract: 本发明提出一种多目的数据传输网路路由装置、方法、芯片、路由器，涉及多核或众核结构下片上网络的路由结构设计领域，该方法包括接收原始数据包，将目的地址相异数据相同的所述原始数据包进行合并，生成合并后的数据包，将所述合并后的数据包进行拆组操作，生成一个或多个数据包，根据所述目的地址，将数据包送入与所述目的地址相对应的消息输入队列中，通过仲裁操作，选择相应的输出端口将所述消息输入队列中的数据包进行输出。
-
公开(公告)号：CN104102549B
公开(公告)日：2017-12-15
申请号：CN201310112333.9
申请日：2013-04-01
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F9/52
CPC classification number: G06F9/526 , G06F9/52 , G06F12/1466
Abstract: 本发明实施例提供了一种实现多线程互斥操作的方法、装置和芯片，通过在芯片上分布多个锁部件，分别管理不同小核申请锁的申请锁消息和释放锁的释放锁消息，进而能够解决线程数目增多时产生的拥塞问题，提高线程协同执行的速度。该方法包括：接收小核发送的锁消息，所述锁消息携带所述小核中第一线程请求的锁对应的内存地址，其中，所述锁消息为申请锁消息或释放锁消息；利用所述请求的锁的内存地址计算所述请求的锁所属的锁部件的编号；向所述编号对应的锁部件发送所述锁消息，请求所述锁部件对所述锁消息进行处理。本发明适用于计算机领域。
-
公开(公告)号：CN104461730B
公开(公告)日：2017-11-07
申请号：CN201310444885.X
申请日：2013-09-22
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F9/50
CPC classification number: G06F9/461
Abstract: 本发明实施例公开一种虚拟资源分配方法及装置，应用于计算机领域，能够避免进程上下文切换过程中对用户级线程的切换遗漏。该方法包括：在用户级线程挂起时，虚拟资源分配装置在用户级线程的控制数据块中保存所述用户级线程对应硬件资源；所述虚拟资源分配装置在所述用户级线程对应的轻量级进程的控制数据块中保存所述用户级线程对应的硬件资源。本发明的实施例应用于虚拟资源分配。
-
公开(公告)号：CN104007956B
公开(公告)日：2017-08-04
申请号：CN201310062081.3
申请日：2013-02-27
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F9/44
CPC classification number: G06F11/3466 , G06F2201/815 , G06F2201/865
Abstract: 本发明的实施例提供了一种操作系统进程识别跟踪及信息获取的方法和装置，涉及软件技术领域，能够在虚拟环境下有效地获取客户操作系统当前进程信息。该方法包括：识别客户操作系统当前进程，获取当前的寄存器现场信息；生成客户操作系统当前进程控制块字段偏移知识信息；通过当前的寄存器现场信息计算客户操作系统当前进程控制块基地址；根据客户操作系统当前进程控制块基地址和客户操作系统当前进程控制块字段偏移知识信息，利用进程信息获取函数读取客户操作系统当前进程信息。本发明应用于虚拟化环境下客户操作系统当前进程信息的获取。
-
Patent Agency Ranking
公开(公告)号：CN106339350A
公开(公告)日：2017-01-18
申请号：CN201610711933.0
申请日：2016-08-23
Applicant: 中国科学院计算技术研究所 , 北京中科睿芯科技有限公司
IPC: G06F15/173
CPC classification number: G06F15/17356 , G06F15/17306
Abstract: 本发明适用于计算机技术领域，提供了一种众核处理器片上访存距离优化的方法及其装置，所述方法包括如下步骤：步骤1，当存储控制器在所述众核处理器片上n*n拓扑结构的边上时，查找所述n*n拓扑结构中离所述存储控制器距离最近的顶点；步骤2，判断(n-1)能否被3整除，若能，则增加一条连线连接所述顶点及其所在对角线((0，0)，(n-1,n-1))2/3的第一节点；若不能，则判断连接对应( , )的第一节点或( , )的第一节点的收益，并根据所述收益选择其中一个第一节点连接所述顶点；步骤3，将所述存储控制器与所述顶点连接。借此，本发明实现了有效减少节点和访存控制器之间的距离，从而减低众核处理器片片上网络的访存延迟。
-
公开(公告)号：CN100390755C
公开(公告)日：2008-05-28
申请号：CN200310101067.6
申请日：2003-10-14
Applicant: 中国科学院计算技术研究所
Abstract: 一种含有显式高速缓冲存储器的计算机微体系结构，包括内存、cache、寄存器和运算部件，还包括位于CPU芯片内的Ecache，所述Ecache与内存统一编码。本发明的Ecache位于CPU芯片内，因此可保证硬件实现对Ecache的快速访问；Ecache与内存统一编址，且从小地址开始，因此在所有访存指令中，访问Ecache的地址显式出现(可见)，硬件易于识别与实现。设计的几组指令，支持编译器和运行程序对Ecache的显式使用和动态管理。这些指令与Ecache是不可分的整体。
-
公开(公告)号：CN100390752C
公开(公告)日：2008-05-28
申请号：CN200510088740.6
申请日：2005-07-29
Applicant: 中国科学院计算技术研究所
IPC: G06F11/36
Abstract: 本发明公开了一种单步执行在片调试功能的装置，包括：指令队列电路1、指令译码电路2、指令寄存器电路3；其特征在于，还包括判断电路4、单步执行标志寄存器电路5和调试模式标志寄存器电路6；所述的单步执行标志寄存器电路5用于指示下一条译码进入指令队列的指令是否发生单步调试例外，所述的调试模式标志寄存器电路6用于表示处理器的工作模式，所述的判断电路4用于判断指令队列电路1和指令寄存器电路3中是否存在指令执行步；指令译码电路2还结合单步执行标志、单步使能信号、调试模式标志，决定下一条译码进入指令队列的指令是否发生单步执行调试例外。
-
公开(公告)号：CN100377117C
公开(公告)日：2008-03-26
申请号：CN200510083863.0
申请日：2005-07-14
Applicant: 中国科学院计算技术研究所
IPC: G06F12/10
Abstract: 本发明公开了一种用于处理器中将虚拟地址转换为物理地址及读写高速缓冲存储器的方法及装置。本发明利用局部性原理，一方面将需要变换成物理地址的虚拟地址同虚拟地址历史记录相比较，如果同属一个虚拟页表，则不访问翻译后援缓冲器的随机存储器部分，减少了对翻译后援缓冲器中随机存储器的访问次数；同时如果虚拟地址进一步与虚拟地址历史记录同属于一个高速缓冲存储器行，则不访问高速缓冲存储器的随机存储器部分，而是直接对高速缓冲存储器行缓冲区进行读写操作。这样显著减少对翻译后援缓冲器和高速缓冲存储器中随机存储器的访问次数，从而同时降低了翻译后援缓冲器和高速缓冲存储器的功耗，而又不会降低处理器的性能。
-
公开(公告)号：CN1779663A
公开(公告)日：2006-05-31
申请号：CN200410091378.3
申请日：2004-11-24
Applicant: 中国科学院计算技术研究所
IPC: G06F12/10
CPC classification number: Y02D10/13
Abstract: 本发明公开了一种从虚拟地址向物理地址变换的方法及其装置，利用数据局部性，将需要变换成物理地址的虚拟地址同上次变换的虚拟地址相比较，如果同属一个虚拟页表，则不访问翻译后援缓冲器(TLB)的随机存储器(RAM)部分，而直接利用上次变换得到的物理页表地址，以减少对翻译后援缓冲器中随机存储器的访问次数；而且指令翻译后援缓冲器(ITLB)和数据翻译后援缓冲器(DTLB)共用一个单读端口随机存储器，这样可以达到降低翻译后援缓冲器部分的功耗和面积的效果，同时又不会降低处理器的性能。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.049 seconds)
