-
公开(公告)号:CN115630013A
公开(公告)日:2023-01-20
申请号:CN202211345052.3
申请日:2022-10-31
Applicant: 上海交通大学
Abstract: 本发明提供了一种基于空间可重构阵列的便笺式缓存架构构建方法及系统,包括:针对任意划分粒度的任务,采用列地址重映射;对拥有不同访存步长的多个数组进行分区存放,以流和数组绑定进行多数组并发访问;使用静态配置降低配置频次,采用配置参数进行地址转换。本发明通过轻量级、可扩展、参数化的列地址重映射机制,达到片上内存无浪费、计算阵列和DDR与片上内存的交互均无冲突的效果。本发明根据多数组并行访存且跨步访问步长各异的特点,按照流的方式组织多数组访存过程,并通过片上分区,逻辑和物理地址空间的转换,达到多数组并发、无冲突访问的效果。
-
公开(公告)号:CN114064560A
公开(公告)日:2022-02-18
申请号:CN202111361693.3
申请日:2021-11-17
Applicant: 上海交通大学
IPC: G06F15/78
Abstract: 本发明公开了一种面向粗粒度可重构阵列的可配置便笺式缓存设计方法,涉及可重构阵列的片上缓存领域,所述方法包括:按数据流和数据流组的方式组织所需要的数据,构建所述数据流和所述数据流组的参数配置;通过计数循环结束标志获取应用执行状态,设置所述数据流组状态切换指令和有限状态机,同步控制缓存中的所述数据流和数据执行相应操作。本发明可以解决Cache中存在的问题,具有易于使用、可预取、可编程的自动图像边界处理、可消除访存冲突、减少延迟等特征,利用可编程的访存模式,最大化片上数据复用,同时支持访存和计算的解耦合,提高阵列的计算效率。
-
公开(公告)号:CN114047903A
公开(公告)日:2022-02-15
申请号:CN202111320846.X
申请日:2021-11-09
Applicant: 上海交通大学
Abstract: 本发明公开了一种应用在数据流驱动的可重构阵列的混合精度运算单元,涉及运算单元设计领域。本发明是一种支持混合精度,多种工作模式的运算单元,相比于现阶段已提出的运算单元,本发明面向通用计算密集型应用,设计了高能效的支持多规格、混合精度的定点运算单元,根据需求选择工作模式;基于本发明设计的低功耗、低开销的混合精度运算单元和合理的数据流调度方式,解决粗粒度可重构阵列固定规格计算单元面向神经网络应用的低精度运算模式时,计算单元资源利用率低和精度损失的问题,大幅提升可重构阵列面向神经网络应用的性能。
-
公开(公告)号:CN111260048A
公开(公告)日:2020-06-09
申请号:CN202010038189.9
申请日:2020-01-14
Applicant: 上海交通大学
Abstract: 本发明公开了一种基于忆阻器的神经网络加速器中激活函数的实现方法,包括:改造传统的CORDIC算法(改造后的算法称为RRAM-CORDIC算法),使其适合于用忆阻器阵列来运算,然后改造忆阻器阵列电路,使其适合于执行RRAM-CORDIC算法,从而能够运算超越函数,从而能够运算激活函数。本发明的有益效果在于,通过RRAM-CORDIC算法可以实现各种基于RRAM的激活函数计算,可以根据对精度、运算速度和互连方式与所需要计算的激活函数的种类等需求进行选择,消除了实现超越函数的CMOS电路,可以用更多的计算资源交换矩阵向量乘,从而在RRAM中大大提高了运算效率。
-
-
-