-
公开(公告)号：CN100561863C
公开(公告)日：2009-11-18
申请号：CN200410094748.9
申请日：2004-11-17
Applicant: 因芬尼昂技术股份公司
IPC: H03H17/02
CPC classification number: H03H17/0223 , H03H17/04
Abstract: 一种快速数字滤波之方法与装置，其仅需要一阶与二阶滤波级；所需要之一有理滤波转换函数被视为一阶与二阶中间转换函数之总和。一时间相关之输入信号先被平行馈送至复数一阶与二阶中间递归滤波级；接着，所述中间滤波级之输出被加总至一对应于所需要之有理滤波函数的输出滤波信号。由于该数字滤波系以时域中之一分离递归卷积为基础，因此该方法与装置可将计算效应数减少至阶数O(N)，其中N表示在时域中的样本点数。
-
公开(公告)号：CN100559712C
公开(公告)日：2009-11-11
申请号：CN01814840.9
申请日：2001-07-27
Applicant: 因芬尼昂技术股份公司
Inventor： M·费尔德特科尔勒
CPC classification number: H02M1/4225 , H02M1/12 , Y02B70/126 , Y02P80/112
Abstract: 本发明为一种过滤模拟信号的滤波器系统与方法。这种滤波器系统具有以下的特征：具有一个模拟-数字转换单元(AD)，这个模拟-数字转换单元(AD)具有一个供模拟滤波器输入信号(FES)输入的输入端，以及一个供输出含有一系列脉冲之脉冲信号(IS)的输出端，脉冲信号(IS)在一个单位时间内所含的脉冲数会随着滤波器输入信号(FES)的数值而变化；具有一个至少含有一个计数器(Z；Z1，Z2)的计数系统(ZA)，脉冲信号(IS)会被输入这个计数系统(ZA)；具有一个数字-模拟转换单元(DA)，在每一个计数间隔(Ta)内，计数系统(ZA)所含的至少一个计数器(Z；Z1，Z2)的计数器读数(ZS)都会输入一次至数字-模拟转换单元(DA)，以形成一个模拟滤波器输出信号(FAS)，此滤波器输出信号(FAS)的振幅会随着计数器读数的数值而变化。
-
公开(公告)号：CN100559310C
公开(公告)日：2009-11-11
申请号：CN200510131596.X
申请日：2005-10-28
Applicant: 因芬尼昂技术股份公司
Inventor： A·门克霍夫
IPC: G05B11/42
CPC classification number: G05B13/024 , G05B11/42
Abstract: 针对用于针对反馈控制回路的输入信号来调节该反馈控制回路的加权电路，该反馈控制回路包括受控系统和用于通过从该输入信号中减去加权反馈信号来生成控制差分信号的设备。该控制差分信号被馈送给生成输出信号的受控系统。该输出信号借助加权电路来乘以倍增因数序列，以生成加权反馈信号。该反馈控制回路的频带宽度通过该倍增因数序列来逐步地减少。
-
公开(公告)号：CN100559208C
公开(公告)日：2009-11-11
申请号：CN200510082205.X
申请日：2005-07-01
Applicant: 因芬尼昂技术股份公司
CPC classification number: G01S5/0205 , G01S5/12
Abstract: 本发明涉及一种寻位系统的接收器(1)，其包括一计算单元(6，7，8)，用于以一已接收信号作为基础而计算一统计数值(A)，包括一检测器单元，用以进行该统计数值(A)与一临界数值(κ)的比较并用以决定该已接收信号是否为一已同步的定位信号，也包括一评估单元(10)，用于评估该已接收信号用以进行发射的无线电连结的莱斯因子(Rice factor)(K)，以及包括一决定单元，用于以该已评估莱斯因子(K)作为基础而决定该临界数值(κ)。
-
公开(公告)号：CN100550388C
公开(公告)日：2009-10-14
申请号：CN200480012981.6
申请日：2004-05-05
Applicant: 因芬尼昂技术股份公司
IPC: H01L27/115 , H01L21/8247 , H01L21/336 , H01L29/788
CPC classification number: H01L27/11521 , H01L27/115 , H01L29/66825
Abstract: 本发明涉及包括存储单元区域(12)的存储电路装置，该存储单元区域包含多个存储单元晶体管(T00至T21)。通过选择晶体管(TD0)选择一列中的存储单元晶体管(T00、T01)。选择晶体管(TD0)为三个控制区的晶体管，其控制区延伸到隔离沟槽(G0、G1)内。后者(G0、G1)也用于隔离存储单元区(12)的不同列的存储单元晶体管(T00，T10)。该装置增加了集成水平。
-
Patent Agency Ranking
公开(公告)号：CN100549939C
公开(公告)日：2009-10-14
申请号：CN200410078498.X
申请日：2004-09-10
Applicant: 因芬尼昂技术股份公司
CPC classification number: H03K5/249
Abstract: 将切换电容∑-Δ调制器电路之输入信号前馈至该∑-Δ调制器电路之量化电路(50)之信号输入处之总和点或节点系需信号(V1，V2)进一步相加。为此目的，加法电路包含储存电容器(21，22)及切换装置(11，12)，该储存电容器系于第一时钟相位期间经由将被相加之电压信号(V1，V)来充电。在第二时钟相位期间，该储存电容器(21，22)系被并联而产生电荷2均衡。电荷均衡后，跨越该被并联储存电容器(21，22)之电压降系等于除比例因子外之将被添加信号(V1，V2)之总和。
-
公开(公告)号：CN100544352C
公开(公告)日：2009-09-23
申请号：CN200410100112.0
申请日：2004-12-04
Applicant: 因芬尼昂技术股份公司
Inventor： S·比哈德瓦
IPC: H04L29/06
CPC classification number: H04L12/437 , H04L12/462 , H04L69/08
Abstract: 一种数据通信装置，其可以按照二或多个具有不同数据格式以及错误校正方案的协议进行操作，其中，该装置的协议相关方面由该装置的一周边部分来控制，以允许隔离于协议改变之外的一实质上与协议无关的核心部分，并且，在该装置的该周边部分中的转换和/或适配机制，使得该装置可以控制在数据格式中的改变和/或管线改变，例如，在不影响该装置的该核心部分的情况下的错误保护。再者，还提供一种用于同时交互操作空间复用协议(SRS)以及弹性数据包环(RPR)结构两者的装置以及方法。
-
公开(公告)号：CN100543948C
公开(公告)日：2009-09-23
申请号：CN200510119946.0
申请日：2005-09-30
Applicant: 因芬尼昂技术股份公司
IPC: H01L21/331 , H01L27/082
CPC classification number: H01L29/0821 , H01L21/8249 , H01L21/84 , H01L27/0623 , H01L27/1203 , H01L29/7317 , H01L29/7322
Abstract: 一种用于在单个管芯上制造具有不同击穿电压和高频性能特性的纵向双极晶体管的方法包括，对于每个纵向双极晶体管，形成埋入式集电区、和在埋入式集电区上方的基区和发射区。对于每个纵向双极晶体管，选择基区和发射区以及埋入式集电区的横向延伸部分和位置，以在基区和发射区以及埋入式集电区之间建立重叠，如上所示，其中选择至少一些重叠使之不同。
-
公开(公告)号：CN100539402C
公开(公告)日：2009-09-09
申请号：CN02818678.8
申请日：2002-09-23
Applicant: 因芬尼昂技术股份公司
Abstract: 本发明揭示LDMOS装置在激活时自动偏压之系统及方法。本发明提供每次在LDMOS装置激活时具有热载子补偿效应之偏压点设定，及提供装置之作业期间之温度补偿。本发明之系统及方法可调整而使复数个LDMOS装置可同时将其偏压点设定，并备有温度补偿。
-
公开(公告)号：CN100539351C
公开(公告)日：2009-09-09
申请号：CN200610008955.7
申请日：2006-01-24
Applicant: 因芬尼昂技术股份公司
Inventor： T·费里安茨
Abstract: 一种具有第一和第二晶体管的用于双向电流限制的电路结构，其中，每个晶体管具有可控路径和控制端，电阻器连接在可控路径和连接到电流源的控制端之间；第一齐纳二极管，其连接在电流源和在第一晶体管的可控路径和电阻器间的第一线性节点之间；第二齐纳二极管，其连接在电流源和在第二晶体管的可控路径和电阻器间的第二线性节点之间；可控路径和电阻器连接在用于电流限制的电路结构的第一端子和第二端子之间。
-
-
-
-
-
-
-
-
-
Search Results
2263
records
(took 0.046 seconds)
