公开(公告)号：CN111587378B

公开(公告)日：2023-04-04

申请号：CN201880085236.6

申请日：2018-11-15

Applicant: 普罗泰克斯公司

Inventor： E·兰德曼 ,  S·科恩 ,  Y·大卫 ,  E·法尼 ,  I·温特罗布

IPC: G01R31/3193 ,  G01R31/52 ,  G01R31/28

Abstract: 本申请公开一种半导体集成电路(IC)，其包括信号路径组合器，该信号路径组合器包括输出路径和多个输入路径。该IC包括延迟电路，该延迟电路具有的输入电连接到输出路径，该延迟电路将输入信号延迟可变延迟时间以输出延迟的信号路径。该IC可以包括电连接到输出路径的第一存储电路和电连接到延迟的信号路径的第二存储电路。该IC包括比较电路，该比较电路将信号路径组合器的输出与延迟的信号进行比较，其中该比较电路包括比较输出，该比较输出以比较数据信号的形式提供到至少一个缓解电路。

公开(公告)号：CN115885186A

公开(公告)日：2023-03-31

申请号：CN202080103236.1

申请日：2020-12-31

Applicant: 微芯片技术股份有限公司

Inventor： A·奥纳

IPC: G01R31/3193

Abstract: 所公开的实施方案涉及感测信号的状态和状态变化以及用于该感测的传感器，包括但不限于自主传感器。此类传感器可包括模拟信号阈值检测电路、状态检测电路和测量电路。该模拟信号阈值检测电路可被配置为响应于输入信号及其状态而交替地断言和解除断言阈值检测指示。该状态检测电路可被配置为生成关于输入信号的状态的信号状态指示。测量电路可被配置为响应于阈值检测指示和信号状态指示的断言来生成测量结果，诸如计数、转换速率或频率。在一些实施方案中，所公开的传感器可具有用于感测信号状态和其中的变化的可编程阈值。

公开(公告)号：CN111896865B

公开(公告)日：2021-06-25

申请号：CN202010748971.X

申请日：2020-07-30

Applicant: 电子科技大学

Inventor： 张治国 ,  毛伟伟 ,  崔琼

IPC: G01R31/317 ,  G01R31/3193

Abstract: 本发明为信号采集系统故障部位检测方法，解决采集系统硬件故障的自动判断和定位问题。信号采集系统由AD芯片、可编程逻辑门阵列FPGA、存储芯片、DSP数字信号处理芯片及上位机等多个部分组成。高分辨率如24位AD芯片可以观测到电路的本底噪声（芯片等器件自身产生的噪声）。这使得在采集系统正常工作的情况下，高分辨率AD采集系统的低位，会随着噪声发生波动。由于采集系统故障会导致输出数据更新的停滞，使得上述末位波动停止。利用该特点，本发明基于24位AD转换芯片低位二进制码的随机波动特点，以24位采集卡为蓝本，提出一种利用多重编码和数据分析的采集系统硬件故障的自动判断和定位方法。

公开(公告)号：CN111413607B

公开(公告)日：2021-05-28

申请号：CN202010223933.2

申请日：2020-03-26

Applicant: 长沙理工大学

Inventor： 蔡烁 ,  何彬永 ,  尹来容 ,  王伟征 ,  余飞 ,  章登勇 ,  邱佳

IPC: G01R31/28 ,  G01R31/3177 ,  G01R31/3193

Abstract: 本发明公开了一种敏感门节点的定位方法、装置、设备及介质，按照预设的划分规则对当前逻辑电路进行划分，以获得多个电路内部不存在扇出结构的子电路；利用预先存储的输入信号和当前逻辑电路中各门节点的类型信息，获取各子电路在正常工作状态下当前逻辑电路的第一输出逻辑值和各子电路在故障状态下当前逻辑电路的第二输出逻辑值；判断各子电路对应的第一输出逻辑值与第二输出逻辑值是否一致；如果否，则确定子电路为影响当前逻辑电路的输出逻辑值的目标子电路；检测各目标子电路中的门节点间的传输信号是否为关键信号；如果是，则将产生关键信号的门节点确定为敏感门节点。

公开(公告)号：CN112789507A

公开(公告)日：2021-05-11

申请号：CN201880098392.6

申请日：2018-12-20

Applicant: 爱德万测试公司

Inventor： 西格弗里德·波多尔斯基 ,  伯恩哈德·鲁斯

IPC: G01R27/06 ,  G01R31/319 ,  G01R31/3193

Abstract: 本发明涉及用于校准自动化测试设备(ATE)以对被测器件(DUT)进行自动化测试的设备和方法。根据本发明的一个方面，装置(10)包括：信号提供器，其被配置为生成信号并将信号施加到提供反射的信号路径(4)；并且包括电路装置，其被配置为确定在信号路径(4)的信号提供器侧产生的结果信号的信号特征值；其中，装置(10)被配置为改变所生成的信号的周期；并且其中，装置(10)被配置为根据针对所生成的信号的不同周期而确定的信号特征值，来获得与信号路径(4)的电长度(TD)有关的信息。

公开(公告)号：CN112462248A

公开(公告)日：2021-03-09

申请号：CN202110000898.2

申请日：2021-01-06

Applicant: 浙江杭可仪器有限公司

Inventor： 曹佶 ,  张海

IPC: G01R31/3193 ,  G01R31/319

Abstract: 本发明公开了一种测试信号输出系统及其使用方法，包括FPGA、MCU、信号比较器、信号设定器和用于输出测试信号的内存器，FPGA分别与MCU、信号比较器、信号设定器和内存器信号连接，信号比较器与信号设定器信号连接，FPGA包括用于连续读取内存器输出的测试信号的接口管理模块，接口管理模块分别信号连接信号比较器、信号设定器和内存器。该方法包括步骤：步骤A：对信号输出系统进行复位检查；步骤B：使用MCU通过FPGA向内存器写入向量编译软件；步骤C：使用MCU通过FPGA向内存器输入测试代码，内存器通过向量编译软件生成连续的测试信号，FPGA内的接口管理模块连续读取测试信号；其能解决测试芯片或集成电路效率不高的问题，且调节性好。

公开(公告)号：CN111896865A

公开(公告)日：2020-11-06

申请号：CN202010748971.X

申请日：2020-07-30

Applicant: 电子科技大学

Inventor： 张治国 ,  毛伟伟 ,  崔琼

IPC: G01R31/317 ,  G01R31/3193

Abstract: 本发明为信号采集系统故障部位检测方法，解决采集系统硬件故障的自动判断和定位问题。信号采集系统由AD芯片、可编程逻辑门阵列FPGA、存储芯片、DSP数字信号处理芯片及上位机等多个部分组成。高分辨率如24位AD芯片可以观测到电路的本底噪声（芯片等器件自身产生的噪声）。这使得在采集系统正常工作的情况下，高分辨率AD采集系统的低位，会随着噪声发生波动。由于采集系统故障会导致输出数据更新的停滞，使得上述末位波动停止。利用该特点，本发明基于24位AD转换芯片低位二进制码的随机波动特点，以24位采集卡为蓝本，提出一种利用多重编码和数据分析的采集系统硬件故障的自动判断和定位方法。

公开(公告)号：CN108351381B

公开(公告)日：2020-10-16

申请号：CN201680059398.3

申请日：2016-08-12

Applicant: 诺韦尔达公司

Inventor： 托尔·斯韦勒·朗德 ,  哈孔·安德烈·约尔特兰德

IPC: G01R31/3193 ,  G01R31/317 ,  H03K5/06

Abstract: 一种用于测量延时单元的延时测量装置，包括：时钟：时钟计数器，对时钟循环进行计数；数字信号源，与所述时钟不相关；第一检测器，被安排成检测数字信号的进入所述延时单元的转变；第一累加器，被安排成基于所述第一检测器的输出来累加当前时钟计数器值；第二检测器，被安排成检测数字信号的退出所述延时单元的转变；第二累加器，被安排成基于所述第二检测器的输出来累加当前时钟计数器值；测量计数器，被安排成对数字信号的通过所述延时单元的转变的数量进行计数；以及计算设备，被安排成基于所述第一累加器、所述第二累加器和所述测量计数器来计算在所述数字信号的转变通过所述延时单元时流逝的时钟循环的平均数量。假设所述数字信号源与所述时钟充分地不相关，重复测量将会造成相差一个时钟循环的测量，即，一定比例的测量将会是N个时钟循环，而剩余部分将会是N+1个时钟循环。经过大量重复且不相关的测量，这些测量中的每个测量的比例将会准确地反映在平均输出中，从而提供对延时单元的延时的更加准确的测量。

公开(公告)号：CN108291938B

公开(公告)日：2019-08-02

申请号：CN201680069945.6

申请日：2016-12-28

Applicant: 施瓦哲工程实验有限公司

Inventor： 埃德蒙德·O·施维泽三世 ,  韦塞林·斯肯德奇克 ,  特蕾西·G·温德利 ,  波格丹·Z·卡兹腾尼

IPC: G01R31/3193 ,  G01R31/42 ,  G01R31/327 ,  G01R31/303

CPC classification number: H03M1/0607 ,  G01R19/2509 ,  H03M1/1023 ,  H03M1/1076 ,  H03M1/12 ,  H03M1/1205

Abstract: 本公开涉及用于监测多个模数转换器的系统和方法。在一个实施例中，多个输入通道可以各自与三相电力输送系统的不同相通信。输入通道可以被配置为接收来自不同相的模拟信号。复合信号子系统可以被配置为基于多个输入通道生成复合信号。模数转换器子系统可以被配置成产生多个输入通道中每一个的数字化表示和复合信号的数字化表示。模数转换器监测器子系统可以基于复合信号的数字化表示和多个输入通道的数字化表示来识别模数转换中的误差。

公开(公告)号：CN109884518A

公开(公告)日：2019-06-14

申请号：CN201711276164.7

申请日：2017-12-06

Applicant: 爱德万测试公司

Inventor： 健一长谷

IPC: G01R31/3193

Abstract: 本发明提供测试装置及测试方法。降低抖动或漂移的影响并检查被测试设备。时间测定单元(310)测定包含从被测试设备(DUT)(400)输出的串行数据的被测试信号(DUT_Output)的监测对象的边沿的时间间隔。比较判定部(320)从被测定的时间间隔算出监测对象的边沿之间所包含的串行数据的比特数，并将该比特数与其期望值进行比较。