-
公开(公告)号：CN104967450A
公开(公告)日：2015-10-07
申请号：CN201510451112.3
申请日：2015-07-28
Applicant: 西安电子科技大学
IPC: H03M1/38
Abstract: 本发明公开了一种具有低扇入的控制逻辑电路，其特征在于，包括：主控制逻辑触发电路、主控制逻辑电路和子控制逻辑电路，所述主控制逻辑触发电路用于产生使主控制逻辑电路工作的触发信号；所述主控制逻辑电路用于产生子控制逻辑电路的输入，其包括1个与门和4个相同的动态逻辑单元，该动态逻辑单元用于将比较器的16个比较结果分4组依次进行锁存；所述子控制逻辑电路包括4个或非门和16个相同的动态逻辑单元，该动态逻辑单元用于将主控制逻辑电路的16个锁存结果分别锁存输出。本发明的有益之处在于：在满足低锁存时间的前提下，具有较低的扇入，降低了比较器的扇出，使比较器能够以更快的速度工作。
-
公开(公告)号：CN119154889A
公开(公告)日：2024-12-17
申请号：CN202411145868.0
申请日：2024-08-20
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于负电容辅助型CLS技术的高精度开关电容积分电路，该电路包括时钟控制电路、开关电容网络、可调电容阵列、差分运算放大器以及CLS网络，其中可调电容阵列的第一可调电容子阵列，其一端连接差分运算放大器的反相输入端，其另一端连接差分运算放大器的反相输出端。可调电容阵列的第二可调电容子阵列，其一端连接运算放大器的正相输入端，其另一端连接运算放大器的正相输出端。通过这种连接方式可以利用密勒效应，将可调电容阵列在差分运算放大器的输入端等效为一个负值电容，从而避免了开关电容网络中的电容和CLS网络中的电容之间的电荷分享，有效提升了电路的精度。
-
公开(公告)号：CN118740133A
公开(公告)日：2024-10-01
申请号：CN202410923240.2
申请日：2024-07-10
Applicant: 西安电子科技大学
IPC: H03K17/687 , H03M1/12 , H03M1/52
Abstract: 本发明公开了一种用于SD ADC的并行非完全建立CLS开关电容积分器，涉及模拟电路技术领域，解决了现有技术中的在先进技术节点中的运放电路结构难以稳定提供高增益的问题，该电路由时钟控制电路产生两相非交叠时钟以及控制并行CLS网络的一系列时钟，两相非交叠时钟用于控制积分器对信号进行采样以及积分操作，其余时钟用于控制并行CLS网络不同支路的接入以及断开操作，从而实现有效的增益损失补偿。
-
公开(公告)号：CN117787192A
公开(公告)日：2024-03-29
申请号：CN202311829583.4
申请日：2023-12-27
Applicant: 西安电子科技大学重庆集成电路创新研究院
IPC: G06F30/394 , G06F30/398
Abstract: 本发明涉及一种先进工艺CMOS集成电路多层互连的热等效电路简化方法，通过绘制先进工艺CMOS集成电路多层互连三维模型的结构剖面图；根据内部热流传递规律绘制初步简化的热流传递示意图，再绘制初步简化热等效电路；对结构进行热仿真和结果可视化处理；结合可视化热仿真结果与传热学原理对初步简化的热流传递示意图进行分析和再次简化得到结构的热流传递简化图；根据该热流传递简化图对结构的初步简化的热等效电路分析和再次简化，并根据热仿真结果验证和优化得到最终的热等效电路。本发明能够将与集成电路与相关的复杂热传导问题转化为电学问题，极大程度地提高工程中解决先进工艺CMOS集成电路多层互连结构的热学问题的效率。
-
公开(公告)号：CN111669178B
公开(公告)日：2023-07-04
申请号：CN201911206784.2
申请日：2019-11-29
Applicant: 西安电子科技大学
IPC: H03M1/38
Abstract: 本发明涉及一种高精度逐次逼近型模数转换器及其线性度校准方法，所述方法包括：根据接收的使能信号选择校准模式或工作模式，若选择所述校准模式，则输出参考信号；根据所述参考信号得到第一误差信号；根据所述第一误差信号和第一输出信号，计算得到权重系数；对所述权重系数进行存储。若选择所述工作模式，则输出待转换信号；根据所述待转换信号得到第二误差信号；根据所述第二误差信号和所述权重系数，计算得到校准信号，并对其进行输出。本发明的方法将数字后台自校准算法与分段型SAR ADC的电路架构相结合，在有效改善转换器线性度的同时，显著优化转换器的功耗、芯片面积和数据转换率。
-
Patent Agency Ranking
公开(公告)号：CN111669130B
公开(公告)日：2023-05-26
申请号：CN201911223168.8
申请日：2019-12-03
Applicant: 西安电子科技大学
IPC: H03F1/30
Abstract: 本发明涉及一种运算放大器输入失调电压的自动消除电路，包括：第一控制模块、第二控制模块、第一电流源模块、第二电流源模块和运算放大器模块，其中，第一控制模块根据运算放大器模块的输出信号产生第一控制信号；第二控制模块根据运算放大器模块的输出信号产生第二控制信号；第一电流源模块和第二电流源模块根据第二控制信号产生电流信号；运算放大器模块根据电流信号实现输入失调电压的消除，根据第一控制信号实现在失调消除模式与工作模式之间的切换。本发明的自动消除电路在消除失调电压的同时并不会对运算放大器的工作状态产生影响。
-
公开(公告)号：CN111130511B
公开(公告)日：2021-07-16
申请号：CN201811278702.0
申请日：2018-10-30
Applicant: 西安电子科技大学
IPC: H03K5/24
Abstract: 本发明涉及一种全数字低压低功耗钟控电压比较器，包括：反相器、延迟线、电源输入端、接地端、时钟信号端、同相电压输入端、反相电压输入端、同相电压输出端、反相电压输出端；其中，所述时钟信号端分别与所述反相器、所述延迟线连接，所述延迟线分别与所述同相电压输入端、所述反相电压输入端连接，所述电源输入端分别与所述反相器、所述延迟线连接，所述接地端分别与所述反相器、所述延迟线连接。该全数字低压低功耗钟控电压比较器，不仅能够缓解常规钟控电压比较器设计的困难，电路性能也能够通过充分利用先进纳米工艺的优点而得到提升。
-
公开(公告)号：CN104124972B
公开(公告)日：2017-05-10
申请号：CN201410390039.9
申请日：2014-08-08
Applicant: 西安电子科技大学
IPC: H03M1/38
Abstract: 本发明提供一种基于电荷再分配的10位超低功耗逐次逼近型模数转换器，其中所述模数转换器包括：采样网络、与采样网络连接的差分电容阵列、与差分电容阵列连接的比较器、与比较器连接的逐次逼近控制逻辑；差分电容阵列包括连接比较器电路正相输入端的第一电容阵列和连接比较器电路反相输入端的第二电容阵列；第一电容阵列和第二电容阵列均由9组二进制结构的电容组成，且所有冗余电容的下极板选择连接共模电压或地，其余的8组电容选择连接共模电压、电源电压或地；逐次逼近控制逻辑的输出端控制差分电容阵列的电容开关的切换选择连接电压；第一电容阵列和第二电容阵列对输入信号进行采样且输入至比较器，比较器的比较结果输入至逐次逼近控制逻辑。
-
公开(公告)号：CN104660195A
公开(公告)日：2015-05-27
申请号：CN201510114290.7
申请日：2015-03-16
Applicant: 西安电子科技大学
CPC classification number: H03F3/45636 , H03F2203/45134
Abstract: 本发明提供了一种全差分轨至轨运算放大器，包括：输入级电路、第一级放大电路和第二级放大电路；输入级电路，用于将输入信号传递至第一级放大电路，其中，输入信号的共模电压大于等于零，并且小于等于电源电压值；第一级放大电路，用于将输入级电路传递的输入信号进行放大，得到一级放大输入信号，并将该一级放大输入信号传递到第二级放大电路；第二级放大电路，用于将第一级放大电路传递的一级放大输入信号进行放大，得到二级放大输入信号，并将该二级放大输入信号输出。本发明在输入信号共模电压达到电源电压的情况下，全差分轨至轨运算放大器仍能正常工作。
-
公开(公告)号：CN114430270B
公开(公告)日：2024-12-24
申请号：CN202111459416.6
申请日：2021-12-01
Applicant: 西安电子科技大学
IPC: H03K19/0175 , H03F3/45 , H03F3/70
Abstract: 本发明公开了一种基于保持误差校正技术的高精度电容电压变换器，包括：电压激励源、外部电容传感器、共模电荷控制器、差分电荷放大器、增益误差矫正器、保持误差矫正器；电压激励源用于产生激励信号以激发外部电容传感器产生电荷信号；共模电荷控制器用于吸收电荷信号中的共模分量，以抑制共模电荷干扰；差分电荷放大器用于将电荷信号的差分分量转换为电压信号；增益误差矫正器用于对差分电荷放大器产生的增益误差进行矫正；保持误差矫正器用于对增益误差矫正器中的保持误差进行矫正。本发明能够抑制保持误差带来的输出电压损失，提高增益精度。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.043 seconds)
