公开(公告)号：CN119051664A

公开(公告)日：2024-11-29

申请号：CN202410975617.9

申请日：2024-07-19

Applicant: 西安电子科技大学

Inventor： 梁宇华 ,  段易辰 ,  刘瑞文 ,  朱樟明

IPC: H03M3/00

Abstract: 本发明适用于调制器领域，提供了应用于sigma‑delta ADC的级联型CLS开关电容积分电路，包括：开关电容网络单元用于响应于第一时间控制信号，分别对第一电压信号和第二电压信号进行采样，以及对第一电压信号和第二电压信号进行积分运算并输出积分结果；级联CLS网络单元用于响应于第二时间控制信号改变运算放大器的输出路径，以改变运算放大器的增益；运算放大器用于利用增益产生虚短效应，以辅助开关电容网络单元进行积分运算。本发明提出的技术方案无需改进运算放大器的原有结构，即可改变运算放大器的增益，并通过改变后的增益，辅助开关电容网络单元进行积分运算，可灵活适配不同分辨率要求的sigma‑delta ADC。

公开(公告)号：CN119154889A

公开(公告)日：2024-12-17

申请号：CN202411145868.0

申请日：2024-08-20

Applicant: 西安电子科技大学

Inventor： 梁宇华 ,  刘瑞文 ,  朱樟明

IPC: H03M3/00 ,  H03F3/45

Abstract: 本发明公开了一种基于负电容辅助型CLS技术的高精度开关电容积分电路，该电路包括时钟控制电路、开关电容网络、可调电容阵列、差分运算放大器以及CLS网络，其中可调电容阵列的第一可调电容子阵列，其一端连接差分运算放大器的反相输入端，其另一端连接差分运算放大器的反相输出端。可调电容阵列的第二可调电容子阵列，其一端连接运算放大器的正相输入端，其另一端连接运算放大器的正相输出端。通过这种连接方式可以利用密勒效应，将可调电容阵列在差分运算放大器的输入端等效为一个负值电容，从而避免了开关电容网络中的电容和CLS网络中的电容之间的电荷分享，有效提升了电路的精度。

公开(公告)号：CN118740133A

公开(公告)日：2024-10-01

申请号：CN202410923240.2

申请日：2024-07-10

Applicant: 西安电子科技大学

Inventor： 梁宇华 ,  刘瑞文 ,  朱樟明

IPC: H03K17/687 ,  H03M1/12 ,  H03M1/52

Abstract: 本发明公开了一种用于SD ADC的并行非完全建立CLS开关电容积分器，涉及模拟电路技术领域，解决了现有技术中的在先进技术节点中的运放电路结构难以稳定提供高增益的问题，该电路由时钟控制电路产生两相非交叠时钟以及控制并行CLS网络的一系列时钟，两相非交叠时钟用于控制积分器对信号进行采样以及积分操作，其余时钟用于控制并行CLS网络不同支路的接入以及断开操作，从而实现有效的增益损失补偿。