-
公开(公告)号：CN103219994A
公开(公告)日：2013-07-24
申请号：CN201310017467.2
申请日：2013-01-17
申请人： 联发科技股份有限公司
发明人： 王琦学 , 罗伯·伯根·史塔斯魏奇 , 卓宜贤
IPC分类号： H03M1/10
CPC分类号： G04F10/005
摘要： 本发明提供一种校准一时间数字转换器的不匹配的方法及装置，该方法包含：撷取多个相位误差取样；计算这些相位误差取样和这些相位误差取样的期望值之间的差；以及基于该计算步骤来调整该时间数字转换器的校正增益。另一种校准方法包含有：撷取多个时间数字转换器输出码取样；储存分别对应不同时间数字转换器数值的多个累加值，每一累加值记录了时间数字转换器输出码取样所挟带的一时间数字转换器数值的次数；基于这些累加值来计算一所需值；计算这些累加值和该所需值之间的差；以及基于该计算的差来调整该时间数字转换器的校正增益。本发明还提供一种用来校准时间数字转换器的不匹配的装置。本发明可节省芯片面积和功率消耗。
-
公开(公告)号：CN109728808B
公开(公告)日：2023-08-29
申请号：CN201811074687.8
申请日：2018-09-14
申请人： 联发科技股份有限公司
摘要： 本发明提供了一种能够减轻振荡器的注入牵引效应的方法及相关的信号系统，该振荡器在控制信号的控制下产生输出时钟。该方法包括：通过回路滤波器对偏差信号进行滤波，以形成滤波信号；通过自我注入锁定(SIL)控制器形成辅助信号，该辅助信号跟踪偏差信号或跟踪参考时钟与起因于该输出时钟的输出信号之间的相位差；以及，通过对该滤波信号和该辅助信号求和来形成该控制信号。
-
公开(公告)号：CN104184439B
公开(公告)日：2017-04-12
申请号：CN201410215813.2
申请日：2014-05-21
申请人： 联发科技股份有限公司
CPC分类号： H03K19/017509 , G01R21/06 , G01R23/00 , H03F1/02 , H03F1/24 , H03F3/2178 , H03F3/24 , H03F2203/21154 , H03K19/017581 , H03M1/12 , H04B1/04 , H04B1/0475 , H04B2001/0408 , H04B2001/045 , H04L7/0037 , H04L7/0091 , H04L25/028 , H04L25/08 , H04L27/2053 , H04L27/2067 , H04L27/3411 , H04L27/3444 , H04W24/02
摘要： 本发明提供了一种数字传送器以及用于校正数字传送器的方法，该数字传送器包含：多条可调延迟线，用以通过多个延迟时间来延迟多个数字输入信号，以分别产生多个延迟的数字输入信号；多个转换装置，用以将该多个延迟的数字输入信号分别转换为多个转换信号；以及一校正装置，用以调整该多条可调延迟线中至少一可调延迟线的延迟时间，以使该多个转换装置分别在预设时间点转换该多个延迟的数字输入信号。本发明解决/减轻了由于多个转换装置之间的延迟不匹配所产生的输出噪声的问题。本发明提供了高正确性以及高解析度的功效，并且易于实现。此外，本发明的数字传送器仅占用较小的面积并且产生较小的电流损耗。
-
公开(公告)号：CN103219946B
公开(公告)日：2016-03-30
申请号：CN201310016748.6
申请日：2013-01-17
申请人： 联发科技股份有限公司
发明人： 王琦学 , 高凯鹏 , 罗伯·伯根·史塔斯魏奇
IPC分类号： H03C3/09
CPC分类号： H03C5/00 , H04L7/002 , H04L7/0331
摘要： 本发明提供一种调频路径，用以产生一调频时钟，包含一直接馈入输入，用来直接调变一振荡器的频率，以及一补偿馈入输入，用来补偿频率调变在一相位误差上所造成的影响；其中该补偿馈入输入被一分频时钟重新取样。一种参考相位产生器，用以产生一参考相位输出，包含一重新取样电路、一累加器以及一取样器，该重新取样电路用来对一调频控制字符输入进行重新取样来产生多个取样，该累加器用来累加该多个取样以产生一累加结果，该取样器用来依据一频率参考时钟来对该累加结果进行取样并产生一取样结果，其中该参考相位输出至少依据该取样结果来更新。本发明可有效补偿频率偏移。
-
公开(公告)号：CN104184417A
公开(公告)日：2014-12-03
申请号：CN201410215712.5
申请日：2014-05-21
申请人： 联发科技股份有限公司
CPC分类号： H03K19/017509 , G01R21/06 , G01R23/00 , H03F1/02 , H03F1/24 , H03F3/2178 , H03F3/24 , H03F2203/21154 , H03K19/017581 , H03M1/12 , H04B1/04 , H04B1/0475 , H04B2001/0408 , H04B2001/045 , H04L7/0037 , H04L7/0091 , H04L25/028 , H04L25/08 , H04L27/2053 , H04L27/2067 , H04L27/3411 , H04L27/3444 , H04W24/02
摘要： 本发明公开了一种数字信号升频装置以及数字信号升频方法，其中，数字信号升频装置包含有：一时脉产生电路，产生一参考时脉信号；一调整电路，耦接至该时脉产生电路，依据该参考时脉信号产生一第一时脉信号以及一第二时脉信号；一基频电路，耦接至该调整电路，接收该第一时脉信号，该基频电路进一步依据该第一时脉信号来产生一数字输出信号；一取样电路，耦接至该调整电路以及该基频电路，接收该第二时脉信号以及该数字输出信号，其中该第二时脉信号以及该数字输出信号为非重叠信号；其中该取样电路会基于该第二时脉信号来取样该数字输出信号，然后将该取样后数字输出信号合并产生一合并后数字信号。
-
公开(公告)号：CN103219993A
公开(公告)日：2013-07-24
申请号：CN201310016749.0
申请日：2013-01-17
申请人： 联发科技股份有限公司
发明人： 王琦学 , 罗伯·伯根·史塔斯魏奇 , 卓宜贤
IPC分类号： H03M1/10
CPC分类号： G04F10/005
摘要： 本发明提供一种校准一时间数字转换器的增益的方法及装置，该校准时间数字转换器的增益的方法包含有：撷取一时间数字转换器输出取样；计算因应该时间数字转换器输出取样的一梯度；以及基于该计算的梯度来调整一时间数字转换器的正规化增益。另一种校准一时间数字转换器的增益的方法，包含有：撷取一相位误差，其是来自于一时间数字转换器输出取样、一参考相位以及一可变相位；计算因应该相位误差的一梯度；以及基于该计算的梯度来调整时间数字转换器的正规化增益。本发明还提供一种用来校准时间数字转换器的增益的装置。本发明可节省芯片面积和功率消耗。
-
公开(公告)号：CN109728808A
公开(公告)日：2019-05-07
申请号：CN201811074687.8
申请日：2018-09-14
申请人： 联发科技股份有限公司
摘要： 本发明提供了一种能够减轻振荡器的注入牵引效应的方法及相关的信号系统，该振荡器在控制信号的控制下产生输出时钟。该方法包括：通过回路滤波器对偏差信号进行滤波，以形成滤波信号；通过自我注入锁定(SIL)控制器形成辅助信号，该辅助信号跟踪偏差信号或跟踪参考时钟与起因于该输出时钟的输出信号之间的相位差；以及，通过对该滤波信号和该辅助信号求和来形成该控制信号。
-
公开(公告)号：CN103427835B
公开(公告)日：2016-05-11
申请号：CN201310169284.2
申请日：2013-05-09
申请人： 联发科技股份有限公司
发明人： 罗伯·伯根·史塔斯魏奇 , 王琦学
CPC分类号： H03C3/0958 , H04L27/12 , H04L27/127
摘要： 本发明实施例提供一种频率调制器，该频率调制器包括数控振荡器，用于响应于调制控制字与锁相环控制字产生频率偏差；或者该频率调制器包括数控振荡器，用于响应于整数控制字和分数控制字来产生频率偏差；以及数控振荡器接口电路，用于产生该整数控制字和该分数控制字至该数控振荡器，其中该分数控制字通过对一固定点控制字进行异步采样而获得。本发明实施例可以改善调制带宽处理性能，极大的减缓电路在设计时间与功率消耗方面的负担。
-
公开(公告)号：CN103281052B
公开(公告)日：2016-01-06
申请号：CN201310018011.8
申请日：2013-01-17
申请人： 联发科技股份有限公司
发明人： 王琦学 , 高凯鹏 , 罗伯·伯根·史塔斯魏奇
CPC分类号： H03C5/00 , H04L7/002 , H04L7/0331
摘要： 本发明提供一种极坐标传送器，包含有一调频路径、一分频器以及一数字处理区块。该调频路径用来因应一调频信号而产生一调频时钟。该分频器被耦接至该调频路径，用来接收该调频时钟，且该分频器用来产生一分频时钟。该数字处理区块被耦接至该调频路径以及该分频器，用以依据该分频时钟来产生该调频信号，其中该调频信号针对该调频时钟的频率偏移而被调整。本发明另提供一种极坐标传送方法，包含：因应一调频信号来产生一调频时钟；对该调频时钟进行分频以产生一分频时钟；以及依据该分频时钟来产生该调频信号，其中该调频信号是针对该调频时钟的频率偏移而被调整。本发明可有效地补偿频偏效应。
-
公开(公告)号：CN103312343B
公开(公告)日：2015-09-09
申请号：CN201310018593.X
申请日：2013-01-18
申请人： 联发科技股份有限公司
发明人： 高凯鹏 , 王琦学 , 罗伯·伯根·史塔斯魏奇 , 汪炳颖
IPC分类号： H04B1/04
CPC分类号： H04L27/12 , H04L27/361
摘要： 本发明提供一种发射器及其降低频率偏移的方法。发射器包括相位/频率偏移输入、控制器以及频率调变路径。相位/频率偏移输入端接收多个相位/频率偏移取样。控制器因应相位/频率偏移取样及相位/频率偏移进位输出信号的先前取样，输出修正后相位/频率偏移信号并产生相位/频率偏移进位输出信号。频率调变路径因应修正后相位/频率偏移信号执行频率调变，输出频率调变后载波信号。本发明能改善全数字锁相回路输入端的峰频率问题、降低全数字锁相回路的设计复杂度、并维持全数字锁相回路的线性度，提升发射器的整体效能。
-
-
-
-
-
-
-
-
-
搜索结果
36 条记录 (耗时 0.03 秒)
