一种具有高速串行协议触发和解码功能的数字存储示波器

    公开(公告)号:CN109116078A

    公开(公告)日:2019-01-01

    申请号:CN201811240800.5

    申请日:2018-10-23

    Abstract: 本发明公开了一种具有高速串行协议触发和解码功能的数字存储示波器,由多片ADC对高速串行信号采样,然后由相对应的采集FPGA对采样信号进行降速和预处理,最后送入1片处理FPGA中完成高速串行协议的触发/解码功能;这样一方面能够满足高速串行信号协议触发/解码的实时性和提高触发点定位准确性的功能要求,还能够支持包括RS232、PCIE、D-PHY、以太网等多种协议的触发和解码;另一方面整个方案涉及的硬件电路结构与数字示波器中广泛使用的时间交替采样技术的结构一致,节省了硬件成本。

    一种估计TIADC并行采集系统时间偏移误差的方法

    公开(公告)号:CN105680858B

    公开(公告)日:2018-08-07

    申请号:CN201610023333.5

    申请日:2016-01-14

    Abstract: 本发明公开了种估计TIADC并行采集系统时间偏移误差的方法,首先通过各通道ADC采样得到各通道采样值,然后分别对各通道采样值进行希尔伯特变换,接着进行反正切、相位补偿以及相位解旋操作得到各通道采样输出离散信号的相位。假设通道0为参考通道,即不存在时间偏移误差,则可根据前文离散信号相位与时间偏移误差的关系求出各个通道存在的时间偏移误差。

    数字示波器垂直灵敏度自校正方法

    公开(公告)号:CN105891760B

    公开(公告)日:2018-07-10

    申请号:CN201610331684.2

    申请日:2016-05-18

    Abstract: 本发明公开了一种数字示波器垂直灵敏度自校正方法,将偏置电压作为内部校正源,分别对偏置电压进行下调和上调,求得两次偏置电压时的采集数据的平均值的相对距离,然后计算相对距离的标准值,比较相对距离和相对距离标准值,计算得到增益调节值,对增益调节器件进行调节,重新设置偏置电压并采集数据,计算相对距离,直到相对距离在标准值误差范围以内则当前通道下该垂直灵敏度的校正结束。本发明通过两次设置偏置电压时的采集数据的平均值,计算其相对距离,从而计算增益的调节量来进行增益的调节,实现数字示波器垂直灵敏度自校正,从而节约人力资源,不存在人为因素,提高校正精度,提高校正效率。

    一种大动态范围信号采集装置
    24.
    发明公开

    公开(公告)号:CN108111170A

    公开(公告)日:2018-06-01

    申请号:CN201711274805.5

    申请日:2017-12-06

    Abstract: 本发明公开了一种大动态范围信号采集装置,在高速ADC动态范围有限的情况下,通过多个通道对同一信号进行不同增益的放大,并由多个ADC对信号进行同步采样,然后在多路采样数据中,按帧选取不失真且放大倍数最大的数据帧进行还原和拼合(重建)来提高信号采集的动态范围以及采样实时性,达到对高速大动态信号的采集,这样,在兼顾系统采样率和动态范围的同时,极大的减小采集系统规模与ADC数量。

    一种扫描模式下的三维映射方法

    公开(公告)号:CN107942114A

    公开(公告)日:2018-04-20

    申请号:CN201711118232.7

    申请日:2017-11-14

    Abstract: 本发明公开了一种扫描模式下的三维映射方法,通过用比这个采样率高Dr倍的采样率对输入信号进行采集,就会在两个像素点间隔的时间内得到更多的采集数据,将这些采集数据都映射在屏幕的同一列上即可实现波形显示的荧光效果。同时,将三维数据库的地址设计成一个首尾相连的结构,并设置一个三维数据库的标志位。波形显示时,将三维数据库的数值导入显存,且从标志位指向地址开始导入显存,至地址标志位列前一列结束,使得屏幕上最左侧的波形始终是最旧的,而最右侧的波形始终是最新的,这样实现了扫描模式下三维映射,让数字示波器在慢速时基档也可呈现出荧光显示效果。

    一种基于混合架构的高速高精度多通道并行采集系统

    公开(公告)号:CN107453755A

    公开(公告)日:2017-12-08

    申请号:CN201710561865.9

    申请日:2017-07-11

    Abstract: 本发明公开了一种基于混合架构的高速高精度多通道并行采集系统,通过对采样时钟模块的重新设计,产生适用于时间交替和时间同步混合架构ADC阵列模块的多相时钟信号,使得每个通道的ADC阵列模块可以工作在两种模式即高分辨率模式和高采样率模式,这样,使采集系统在兼顾高采样率的同时有效地提高了系统分辨率,在多ADC+多FPGA(MCMP)的结构下实现高速实时采样。此外,该结构可兼容多种工作模式,实现不同指标的结构复用以适用于多场合需求。

    三维波形数据的异常检测方法

    公开(公告)号:CN104931754B

    公开(公告)日:2017-09-12

    申请号:CN201510214144.1

    申请日:2015-04-29

    Abstract: 本发明公开了一种三维波形数据的异常检测方法,将一段时间内采集的多幅波形映射到三维数据库作为样本,并将其表示为二维矩阵A,根据矩阵A与预设的灵敏度参数η确定二值矩阵P;根据可调容差参数生成结构矩阵E,并利用结构矩阵E对二值矩阵P进行膨胀操作生成模板矩阵T,根据模板矩阵T得到各采样点的可能取值范围的子区间,将其作为异常检测模板进行存储,然后把系统采集的每一幅波形数据与异常检测模板进行比较,如果有一个采样点落在了幅度检测模板外,代表异常事件发生,将该波形数据进行映射和显示。如果所有的采样点都落在检测模板内,则认为该幅波形是正常波形,不对该幅波形数据进行映射和显示。

    一种快速确定ADC拼合顺序的方法

    公开(公告)号:CN106936435A

    公开(公告)日:2017-07-07

    申请号:CN201710172630.0

    申请日:2017-03-21

    Abstract: 本发明公开了一种快速确定ADC拼合顺序的方法,在ADC采集原理的基础上,通过提取上升沿数据并对其分割及排序,得到初始顺序号,然后利用康托公式展开计算其对应的序号,经过多次迭代后统计所有序号出现的次数,再将出现次数最多的序号利用康托公式反推出排列号,从而得到正确的ADC拼合顺序。

    一种消除四通道数字三维示波器波形随机跳动的方法

    公开(公告)号:CN106645855A

    公开(公告)日:2017-05-10

    申请号:CN201610911269.4

    申请日:2016-10-19

    CPC classification number: G01R13/0209

    Abstract: 本发明公开了一种消除四通道数字三维示波器波形随机跳动的方法,以通道1、2波形数据的同步信号Sync_sig1为参考基准,消除通道3、4的波形随机跳动;具体的讲,先利用同步信号Sync_sig1和Sync_sig2在时钟信号Sync_clk_R的同步下生成时间间隔信号Sync_interval,再利用时钟信号Sync_clk_R对时间间隔信号Sync_interval进行计数,得到波形数据Wave_dat1超前于Wave_dat2的时间,再利用该时间对波形数据Wave_dat1进行延迟调整,并将波形数据Wave_dat2的同步信号Sync_sig2设置为最终接收的时钟信号Sync_sig_R,实现两路波形数据的接收,从而消除通道3、4的波形随机跳动。

Patent Agency Ranking