-
公开(公告)号：CN118228016A
公开(公告)日：2024-06-21
申请号：CN202410377331.0
申请日：2024-03-29
Applicant: 电子科技大学(深圳)高等研究院
IPC: G06F18/21 , G06F123/02
Abstract: 本发明公开了一种数据流高速序列触发方法，属于信息技术领域，包括以下步骤：S1、序列触发识别模块包含4大模块，分别涵括码型速率≤200Mbps、200Mbps‑400Mbps、400Mbps‑800Mbps、800Mbps‑1.6Gbps，S2、4大模块通过4输入的或门后输出对应的触发数据，S3、序列触发识别模块通过ch0～ch15通道数据、16级触发字与16级屏蔽字输出对应的触发信号。该数据流高速序列触发方法，可以识别码型速率200Mbps以下的序列，如果用户输入的码型序列大于200Mbps，则在5ns的时钟周期内会存在多次码型变化，本发明的触发方法能够高效正确识别该码型序列。
-
公开(公告)号：CN113740345B
公开(公告)日：2024-03-22
申请号：CN202110996836.1
申请日：2021-08-27
Applicant: 电子科技大学(深圳)高等研究院
IPC: G01N21/88
Abstract: 本发明公开了一种高速采样速率下的毛刺检测方法，包括以下步骤：S1：采集待识别数据；S2：对待识别数据进行处理得到正常采样数据；S3：对待识别数据进行毛刺识别获得正常采样数据的毛刺位置。本发明还公开了实现一种高速采样速率下的毛刺检测方法的一种高速采样速率下的毛刺检测系统，包括采集单元以及毛刺识别单元，所述采集单元采集待识别数据并对待识别数据进行处理得到正常采样数据；所述毛刺识别单元对待识别数据进行毛刺识别获得正常采样数据的毛刺位置。本发明可实现高速采样速率下准确的毛刺检测。
-
公开(公告)号：CN109714058B
公开(公告)日：2021-07-13
申请号：CN201910114408.4
申请日：2019-02-14
Applicant: 电子科技大学
IPC: H03M1/66
Abstract: 本发明公开了一种基于并联结构的数模转换器DAC，包括FPGA，基准电源，N‑1个基准电源DAC，N‑1个驱动运算放大器，N个子DAC，N个运算放大器和加法器模块，FPGA生成数字信号并划分成N个子数字信号分别发送给N个子DAC，并控制基准电源DAC的输出电压幅度，基准电源生成基准电压发送给第1个子DAC和基准电源DAC，基准电源DAC生成其他N‑1个子DAC的基准电压并发送给驱动运算放大器，驱动运算放大器用于提升基准电压的驱动能力，将得到的信号作为其他N‑1个子DAC的基准电压，N个子DAC分别对子数字信号进行数模转换，得到的模拟电流信号经运算放大器转换为模拟电压信号再由加法器模块相加进行输出。本发明通过子DAC并联并累加输出，以低分辨率的子DAC实现高分辨率DAC。
-
公开(公告)号：CN109194305B
公开(公告)日：2021-07-13
申请号：CN201810949272.4
申请日：2018-08-20
Applicant: 电子科技大学
IPC: H03H17/02
Abstract: 本发明公开了一种基于密度估计的数字化仪均值滤波方法，首先数字化仪进行过采样，对得到的数据样本序列进行分组得到若干子样本，然后依次将子样本添加至密度估计样本中，利用密度估计和贝叶斯信息融合方法得到数据样本序列的概率密度函数，计算得到数据样本序列的标准不确定度；按照过采样倍数对数据样本序列重新进行分组，根据标准不确定度得到重新分组后各个子样本的置信区间，进行粗大误差剔除，然后对得到的样本进行平均抽取，得到最终样本。本发明通过对采样得到的数据样本序列分组进行密度估计，基于密度估计结果设置置信区间进行粗大误差剔除，使均值滤波结果更加准确。
-
公开(公告)号：CN109581062A
公开(公告)日：2019-04-05
申请号：CN201811581424.6
申请日：2018-12-24
Applicant: 电子科技大学
IPC: G01R27/02
Abstract: 本发明公开了一种用于示波器校准仪探头的高精度阻抗测量系统，首先采用检波器得到标准电阻器两端信号的检波值，并由ADC模块采集得到对应的有效值，然后由比较器将标准电阻器两端信号进行过零比较转换为方波，然后经过两个延时模块再输入FPGA，通过调整延时令将两个信号同步输入FPGA，从而测量得到相位差时间，进而计算得到待测探头的阻抗。本发明利用延时不改变输出信号波形特征的特点实现高精度相位测量，可以有效地提高测试相位差时间的分辨率，从而提高探头阻抗测量的精度。
-
Patent Agency Ranking
公开(公告)号：CN109490599A
公开(公告)日：2019-03-19
申请号：CN201910039976.2
申请日：2019-01-16
Applicant: 电子科技大学
IPC: G01R13/02
CPC classification number: G01R13/0209 , G01R13/0218
Abstract: 本发明公开了一种基于数字通道隔离的示波表，包括N个通道模块、数字隔离模块、主控FPGA和显示模块，通道模块包括信号输入模块、信号调理模块、ADC模块和通道FPGA，由通道FPGA先对各个通道采集得到的数字信号进行存储，并根据主控FPGA发送的触发信息进行触发判断，如果通道FPGA判断满足触发条件，则向主控FPGA发送包含触发时刻对应存储位置的满足触发条件指令，主控FPGA生成数据上传指令并下发给各个通道FPGA，各个通道FPGA提取出对应数据发送给主控FGPA处理后再发送给显示模块进行显示，数字隔离模块用于实现通道模块和主控FPGA之间的电气隔离。本发明利用数字隔离技术消除隔离通道对带宽的影响，提高示波表性能。
-
公开(公告)号：CN109257031A
公开(公告)日：2019-01-22
申请号：CN201810866318.6
申请日：2018-08-01
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于多MOS管串联的精确幅度高压方波产生电路，通过多级MOS管构成斩波电路，而多管串联使得电路耐压值足够高，较高的输入电压值和较低的输入电阻值保证了较高的输入电流，从而使得输出的高压方波上升时间和下降时间均在100ns以内，驱动信号经高压放大器放大后作为输入，其输出的方波信号的频率取决于驱动信号的频率和MOS管开关频率的上限。
-
公开(公告)号：CN106067783B
公开(公告)日：2018-11-09
申请号：CN201610420662.3
申请日：2016-06-13
Applicant: 电子科技大学
IPC: H03H17/00
Abstract: 本发明公开了一种基于粒子群算法的FIR滤波器设计方法，以FIR滤波器的单位冲激响应作为粒子群算法的粒子位置向量，基于FIR滤波器的滤波后信号的信噪比和FIR滤波器的均方误差来设计粒子群算法的适应度函数，迭代得到FIR滤波器。本发明基于信噪比和均方误差最小化准则设计粒子群算法的适应度函数，采用粒子群算法对FIR滤波器进行设计，从而得到兼顾信噪比性能的FIR滤波器。
-
公开(公告)号：CN105116318B
公开(公告)日：2018-02-02
申请号：CN201510557254.8
申请日：2015-09-02
Applicant: 电子科技大学
IPC: G01R31/3177
Abstract: 本发明公开了一种在逻辑分析仪中实现毛刺检测的方法，通过对8倍抽点采样存储前的高采样原始数据进行异或运算来实现跳变沿检测，然后，将两个1之间0的个数等于小于6的情形，认为是毛刺，并根据这两个1对应32位采样数据所在段，将位宽为4位的毛刺数据对应位置1。这样对被测信号经过采样和两次串并转换得到的每个32位采样数据(原始数据)即8倍抽点采样存储前的高采样原始数据进行处理，实现了连续毛刺信号以及边沿毛刺信号的检测，并在数据显示过程中准确对毛刺进行标记。同时，对于500MSa/s定时分析速率来讲，2ns以下宽度的窄脉冲就认为是毛刺，并且最小可以实现250ps宽度毛刺的检测。
-
公开(公告)号：CN106130508A
公开(公告)日：2016-11-16
申请号：CN201610421978.4
申请日：2016-06-13
Applicant: 电子科技大学
IPC: H03H17/06
CPC classification number: H03H17/06 , H03H2017/0081
Abstract: 本发明公开了一种基于FIR滤波器的数字万用表降噪方法，在数字万用表测量电路中采用FIR滤波器测量信号进行滤波降噪；在数字万用表进行初始化时，分别采用基于粒子群算法的FIR滤波器设计方法对每个测量档位的FIR滤波器进行设计，其具体方法为：以FIR滤波器的单位冲激响应作为粒子群算法的粒子位置向量，基于FIR滤波器的滤波后信号的信噪比和FIR滤波器的均方误差来设计粒子群算法的适应度函数，迭代得到FIR滤波器；在数字万用表实际测量中，监测滤波后信号的信噪比，大于阈值时则重新进行优化，对FIR滤波器进行更新。本发明可得到兼顾信噪比性能的FIR滤波器，并且在数字万用表使用过程中实现了FIR滤波器对输入信号的适应性调整，提高数字万用表的降噪性能。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.028 seconds)
