-
公开(公告)号：CN110596439A
公开(公告)日：2019-12-20
申请号：CN201910898542.8
申请日：2019-09-23
Applicant: 电子科技大学
IPC: G01R13/02
Abstract: 本发明公开了一种数字触发检测方法，采用FPGA中的高速吉比特收发器对触发比较器输出信号(触发信号)进行采样与解串，输出并行触发数据；在FPGA中对并行触发信号进行状态判断，识别状态跳变的位置，从而确定触发点在并行采集数据的位置。对吉比特收发器设置与ADC分频比的相同倍率进行串并转换，降速为FGAP能够稳定工作的速率，这样使并行触发数据与被测信号的并行采样数据具有一一对应关系，在并行触发数据中识别得到的触发跳变点即为信号触发的准确位置，从而解决了数字存储示波器高速触发信号无法输入FPGA、并行ADC采集数据中无法准确定位触发信号等问题，实现高速并行采样数字存储示波器的触发同步。
-
公开(公告)号：CN109581016A
公开(公告)日：2019-04-05
申请号：CN201811321479.3
申请日：2018-11-07
Applicant: 电子科技大学
IPC: G01R13/02
CPC classification number: G01R13/0209
Abstract: 本发明公开了一种随机时间等效采样系统，将单次采集得到的采样数据进行串并转换后进行缓存，测量得到触发信号与紧随其后的第一个随路时钟之间的时间间隔，所得到的脉冲信号经展宽后由脉冲测量模块测量得到测量值，根据该测量值计算得到本次采样数据的起始存储单元序号，然后波形重构RAM读取缓存数据，所读取数据先经并串转换，然后根据起始存储单元序号和等效采样倍数计算各个采样点对应的存储单元序号，对本次采样数据进行存储；当采样数据的批次达到等效采样次数时，将波形重构RAM存储的数据作为等效采样数据进行输出。相比于软件实现方式，本发明数据重排效率高、波形恢复速度快，从而提高示波器等效采样模式下的波形刷新率。
-
公开(公告)号：CN107171657A
公开(公告)日：2017-09-15
申请号：CN201710446129.9
申请日：2017-06-14
Applicant: 电子科技大学
IPC: H03K5/135
CPC classification number: H03K5/135
Abstract: 本发明公开了一种序列脉冲部分上升沿加抖的装置，将输入序列脉冲通过同步后的门控信号截取，得到需要在上升沿加载抖动的部分和门控信号之外无需加载抖动的部分，对于需要加载抖动的部分序列脉冲波形分解为上升沿信号与下降沿信号，将抖动转化为延迟定时控制加载到上升沿，上升沿信号作为触发器时钟和下降沿信号作为复位信号使得序列脉冲在上升沿来时拉高，下降沿来时拉低，实现对该部分序列脉冲信号的上升沿加抖后的波形合成，得到完整的部分上升沿加抖的序列脉冲信号。
-
公开(公告)号：CN103499712B
公开(公告)日：2016-02-10
申请号：CN201310462260.6
申请日：2013-10-08
Applicant: 电子科技大学
IPC: G01R1/28 , H03K5/1532
Abstract: 本发明公开了一种射频信号稳幅反馈装置，采用梁氏引线管的峰峰值检波电路接收当前时刻压控增益后的射频信号并进行检波，幅值求取电路根据检波信号得到射频信号的电压幅度值，幅值偏差求取电路根据该电压幅度值与期望检波幅度值求得电压幅度偏差值，控制电压产生电路将根据电压幅度偏差值与当前时刻压控增益的控制电压得到下一时刻压控增益的控制电压，期望检波幅度值和当前时刻压控增益的控制电压由参考信号产生电路生成，控制电压产生电路将得到的下一时刻的控制电压反馈给参考信号产生电路，同时反馈给射频信号的压控增益装置，通过不断地反馈调整实现射频信号的稳幅。本发明可以实现幅度较大、频率范围较大的射频信号的精确稳幅反馈。
-
公开(公告)号：CN118199571A
公开(公告)日：2024-06-14
申请号：CN202410343273.X
申请日：2024-03-25
Applicant: 电子科技大学
IPC: H03K3/57
Abstract: 本发明提供了一种基于储能网络的快沿高频大电流脉冲产生系统，系统包括上位机、引脚驱动器、高速开关、可控电压源、储能网络和电流脉冲输出，上位机合成初始数字脉冲信号，引脚驱动器接收上位机产生的初始数字脉冲信号，并输出模拟脉冲信号作为驱动信号，由驱动信号控制高速开关的导通与关断，从而控制储能网络的充放电过程，储能网络与可控电压源连接，可控电压源与上位机连接，上位机与电流脉冲输出连接，储能网络还与电流脉冲输出连接，通过储能网络的充放电在负载上输出电流脉冲。本发明中电流脉冲幅度只取决于输入恒压源，边沿时间只与开关器件的导通关断速度有关，与储能器件的放电时间无关，从而实现输出大电流、快前沿脉冲的脉冲信号。
-
Patent Agency Ranking
公开(公告)号：CN117526953A
公开(公告)日：2024-02-06
申请号：CN202311612375.9
申请日：2023-11-29
Applicant: 电子科技大学
Abstract: 本发明属于高速同步技术领域，具体为一种多通道高速DAC自动同步系统，通过设置的波形合成及调节模块读取DAC芯片内部相位寄存器的值，得到当前通道数据时钟相位，然后以此调整当前DAC通道波形数据点的位置，消除数据时钟随机相位造成的随机延时差异，实现对各个通道波形数据点的位置的校正；通过示波器获取每个DAC通道之间固定延时误差，基于固定延时误差，利用工控机计算出每个DAC通道，相校于采样时钟周期的整数延时值和分数延时值发送至对应的波形合成及调节模块，进行整数倍延时调整和分数延时调整，以消除因路径差异造成的固定延时误差，从而实现多通道高速DAC自动高精度同步。
-
公开(公告)号：CN112290934B
公开(公告)日：2023-04-21
申请号：CN202011174917.5
申请日：2020-10-28
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于Bias‑Tee信号合成的可控抖动时钟产生装置，通过直接数字频率合成DDS与锁相环产生可控时钟信号，通过直接数字频率合成DDS、放大器和衰减器产生可控调制信号，再通过Bias_Tee偏置树与PLL锁相环将可控调制信号与可控时钟信号进行叠加调制形成可控抖动时钟信号。
-
公开(公告)号：CN115499005A
公开(公告)日：2022-12-20
申请号：CN202211209239.0
申请日：2022-09-30
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于改进遗传算法的相位补偿方法，属于波形发生器技术领域。本发明是以级联二阶节结构的全通滤波器作为相位补偿滤波器，通过求解相位补偿滤波器的参数，使其相位函数逼近波形合成系统所需的相位响应，从而实现对FI‑DAC中子带通道间的相位偏差补偿。在求解相位补偿滤波器的参数过程中，引入了祖先染色体概念对传统遗传算法进行了改进，通过群延迟分解法获得一组初始解作为遗传算法中种群的祖先染色体，并在此基础上实现种群的产生和进化，改善系统的相位响应从而提升输出信号质量。
-
公开(公告)号：CN113495595A
公开(公告)日：2021-10-12
申请号：CN202110702847.4
申请日：2021-06-24
Applicant: 电子科技大学
IPC: G06F1/02
Abstract: 本发明属于数字测试技术领域，具体为一种基于固定采样率DAC的可控码型数据产生装置。该装置通过波形样点累加模块对原始波形样点进行累加，得到每个时钟周期内的波形样点数量。再通过地址产生模块对每个时钟周期的波形样点进行实时计算，得到每个时钟周期的波形样点的地址数据。并将其作为读地址提供给码型数据存储模块完成码型数据的读取。映射模块接收的码型数据进行识别；根据数模转换器的数模拟转换关系获得码型数据与电压数据VDn之间的映射关系，并通过该映射关系对识别出的码型数据进行映射，以实现任意数据率的电压数据输出。本发明克服了现有码型数据合成技方案所产生的码型数据，在使用中的局限性。
-
公开(公告)号：CN113376585A
公开(公告)日：2021-09-10
申请号：CN202110556592.5
申请日：2021-05-21
Applicant: 电子科技大学
IPC: G01S7/02
Abstract: 本发明属于数字测试技术领域，具体为一种高分辨率脉冲信号合成装置。通过波形样点产生模块采用nfs的采样频率解决了现有技术合成的脉冲信号定时分辨率低的问题；通过数字滤波器滤除高频谐波干扰，保证了波形样点的有效传递。通过波形样点抽取模块的设置保证了波形样点与数模转换器的匹配。在本发明中数字滤波器配合波形样点抽取模块，能够使输出的波形样点匹配不同性能的数模转换器。为被测试设备提供高分辨率脉冲宽度可调信号，其脉冲宽度调节分辨率不受采样时钟的时间间隔限制，其制作成本低。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.021 seconds)
