-
公开(公告)号：CN114844827B
公开(公告)日：2023-03-28
申请号：CN202210479368.5
申请日：2022-05-05
Applicant: 浙江大学
IPC: H04L45/488
Abstract: 本发明属于集成电路芯片的片上网络路由领域，公开了一种用于片上网络芯片的基于共享存储的生成树路由硬件架构及方法，包括输入通道，控制逻辑和交叉开关，控制逻辑控制单次路由过程，交叉开关控制输入通道和输出通道的交叉互连；输入通道中包括路由计算模块、路由表和输入缓冲区；输入缓冲区用来存储输入的数据包，路由计算模块根据每个输入数据包的目的节点标号，通过生成树路由计算进行路径计算，并输出对应的输出通道方向至交叉开关，控制输入通道和输出通道的交叉互连。本发明的生成树容错路由方法主要通过在Mesh型网络中构建广度优先搜索的生成树，并沿着生成树传输数据包。该架构能够大规模的缩减全局拓扑中的路由表硬件资源。
-
公开(公告)号：CN115617307A
公开(公告)日：2023-01-17
申请号：CN202211149857.0
申请日：2022-09-21
Applicant: 浙江大学
IPC: G06F7/544
Abstract: 本发明属于超越函数运算技术领域，公开了一种资源复用型超越函数运算实现装置，包括预处理模块、查表模块、计算模块和后处理模块；所述预处理模块根据运算函数的类型做相应的数据处理并将处理得到的多个数据给其他三个模块；所述查表模块根据运算函数的类型查找相应的表，得到多项式系数发送给计算模块；所述计算模块将预处理模块给的处理后的数据和查表模块给的系数进行有限次乘法、加法，并将结果发送给后处理模块；所述后处理模块根据运算函数的类型做相应的数据后处理，得到结果并输出。本发明通过复用加/减法器、乘法器等硬件资源，可实现正弦函数、余弦函数、反正切函数、指数函数、对数函数的计算。
-
公开(公告)号：CN115033516A
公开(公告)日：2022-09-09
申请号：CN202210597342.0
申请日：2022-05-30
Applicant: 浙江大学
Abstract: 本发明属于微控制器及其外设通信接口领域，公开了一种基于多个单线SPI接口实现多线SPI接口传输的方法，包括步骤1：软件配置协议模式为N个通用标准单线SPI协议接口，配置N个通用标准单线SPI接口主装置，N个SPI从设备，N个通用标准单线SPI接口主装置分别接在N个SPI从设备上；步骤2：对不同SPI接口配置寄存器的广播写操作；步骤3：通过配置广播模式的开启或关闭实现多线或单线SPI接口传输。本发明通过复用原有的多个单线SPI接口实现了多线SPI传输，进一步提高了传输效率。
-
公开(公告)号：CN114844827A
公开(公告)日：2022-08-02
申请号：CN202210479368.5
申请日：2022-05-05
Applicant: 浙江大学
IPC: H04L45/488
Abstract: 本发明属于集成电路芯片的片上网络路由领域，公开了一种用于片上网络芯片的基于共享存储的生成树路由硬件架构及方法，包括输入通道，控制逻辑和交叉开关，控制逻辑控制单次路由过程，交叉开关控制输入通道和输出通道的交叉互连；输入通道中包括路由计算模块、路由表和输入缓冲区；输入缓冲区用来存储输入的数据包，路由计算模块根据每个输入数据包的目的节点标号，通过生成树路由计算进行路径计算，并输出对应的输出通道方向至交叉开关，控制输入通道和输出通道的交叉互连。本发明的生成树容错路由方法主要通过在Mesh型网络中构建广度优先搜索的生成树，并沿着生成树传输数据包。该架构能够大规模的缩减全局拓扑中的路由表硬件资源。
-
公开(公告)号：CN114841872A
公开(公告)日：2022-08-02
申请号：CN202210377696.4
申请日：2022-04-12
Applicant: 浙江大学
Abstract: 本发明属于图像处理技术领域，公开了一种基于多智能体深度强化学习的数字半色调处理方法，包括如下步骤：步骤1：神经网络前向计算；步骤2：多智能体强化学习策略梯度估计；步骤3：各向异性抑制损失函数计算。本发明提出一种基于多智能体深度强化学习的数字半色调处理方法，能够快速生成高质量的半色调图像。
-
Patent Agency Ranking
公开(公告)号：CN114331803A
公开(公告)日：2022-04-12
申请号：CN202111603191.7
申请日：2021-12-24
Applicant: 浙江大学
IPC: G06T1/20
Abstract: 本发明属于集成电路设计领域，公开了一种面向多阶半色调的高效能专用处理器，采用SIMD‑VLIW架构，包括数据存储器、代码存储器、行缓存存储器、查找表存储器、寄存器堆和指令流水线组成；其特征在于：所述数据存储器用于软件堆栈；所述代码存储器用于处理器取指操作；所述行缓存存储器用于保存误差；所述查找表存储器用于存储查找表；所述指令流水线采用三级流水线，分别为取指流水线，译码流水线和执行流水线。本发明设计的专用多阶半色调处理器具有更高的执行效率，与基础的RISC‑V整数指令集相比，性能提升了4倍，面积增加了34%。
-
公开(公告)号：CN114187161A
公开(公告)日：2022-03-15
申请号：CN202111484075.8
申请日：2021-12-07
Applicant: 浙江大学
Abstract: 本发明属于流处理器计算领域，公开了一种通用可配的图像流水线处理阵列架构，包括若干个像素处理模块，一个程序段存储模块、一个数据段存储模块、一个行数据存储模块和一个查找表存储模块；本发明通过设计一种通用的，适用于图像处理的流水线化DSP阵列架构，解决了传统定制化图像处理模块较差的灵活性，和通用多核架构对于吞吐需求过高的缺点。在此基础上提出了一种多DSP共享存储的架构，同时可以灵活的适配多种图像处理业务不同流水线的需求，并达到较好的吞吐和性能。
-
公开(公告)号：CN119937983A
公开(公告)日：2025-05-06
申请号：CN202411877621.8
申请日：2024-12-19
Applicant: 浙江大学
IPC: G06F7/57 , G05B19/042 , G06F17/16
Abstract: 本发明属于硬件加速器技术领域，公开了一种求解线性规划问题的加速器装置及执行方法，包括控制器模块、并行计算模块、数据搬运模块、数据分发模块和数据接收模块，当开始执行PDLP算法时，主处理器将事先准备的加速器控制代码发送至加速器装置，开始算法加速：控制器模块负责加速器整体的控制，包括控制并行计算模块完成SpMV运算和向量运算；控制数据搬运模块从外部存储器搬运数据；控制数据分发模块向并行计算模块内部的运算单元发送数据；控制数据接收模块将并行计算模块的结果累加成最终结果并将数据写回外部存储器。本发明的一种求解线性规划问题的加速器装置满足了SpMV运算对并行性和不规则性的要求，提高了运算效率。
-
公开(公告)号：CN119047571A
公开(公告)日：2024-11-29
申请号：CN202410994001.6
申请日：2024-07-24
Applicant: 浙江大学
IPC: G06N5/04 , G06N3/042 , G06N3/0464 , G06N3/0495
Abstract: 本发明属于深度学习技术领域，公开了一种基于量化神经网络权重复用的推理加速优化方法，包括离线阶段和在线阶段；在离线阶段，生成一个数据流图，数据流图通过复用计算过程中的重复子计算来优化计算流程；在线阶段，利用该数据流图来执行推理操作，所述方法将推理过程建模为数据流图的遍历，在构建数据流图的时候，将重复权重的不规则索引转化为数据流图中节点的连接关系，解决计算的不规则性问题。本发明的技术能够减少加法、乘法的计算次数，减少权重数据的读取次数，从而提高了神经网络的计算速度。比起定制硬件加速器的技术方案，本发明能够在通用处理器上实现收益而不依赖硬件加速器，具有实用性和普适性。
-
公开(公告)号：CN118627138A
公开(公告)日：2024-09-10
申请号：CN202410676340.X
申请日：2024-05-29
Applicant: 浙江大学
Abstract: 本发明属于集成电路技术领域，公开了一种基于SAT的加密电路路径分类方法，包括步骤1：进行展开深度预测，预测能够完成路径分类的最小展开深度；步骤2：以最小展开对加密电路进行时序展开，并构建联接电路；步骤3：寻找令联接电路中的2组加密电路输出不一致的输入序列DIS；步骤4：若能够找到DIS，则查询具有正确功能的芯片并更新联接电路，检查输入密钥的等价性；若等价，则继续更新联接电路，并进行密钥等价性检查，直到检查结果为不等价；步骤5：若无法找到DIS，则检查剩余的密钥是否满足唯一路径条件，若满足，则结束求解；若不满足，则增加展开深度并构建联接电路，重新进行步骤3。本发明提高了加密电路路径分类求解效率。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.017 seconds)
