基于特征卷积神经网络的太赫兹超分辨重建方法及系统

    公开(公告)号:CN114820308B

    公开(公告)日:2024-11-08

    申请号:CN202210377676.7

    申请日:2022-04-12

    Abstract: 本发明公开了一种基于特征卷积神经网络的太赫兹超分辨重建方法、系统及计算机可读存储介质,特征卷积神经网络包括边缘检测模块、下采样模块和超分辨重构模块,太赫兹超分辨重建方法包括:获取训练样本集,将训练样本集中的缺陷图像集输入边缘检测模块生成二值边缘图像集;将二值边缘图像集输入下采样模块进行下采样处理,得到特征卷积核算子;将训练样本集输入超分辨重构模块,使得超分辨重构模块根据特征卷积核算子对高分辨率图像集以及低分辨率图像集进行训练,生成权重矩阵;根据权重矩阵生成与训练样本集对应的目标缺陷图像。在本发明实施例中,基于特征卷积神经网络实现太赫兹超分辨重建,能够提高太赫兹缺陷轮廓分辨率。

    3D NoC测试规划中的并行测试方法

    公开(公告)号:CN113203940B

    公开(公告)日:2023-06-20

    申请号:CN202110474193.4

    申请日:2021-04-29

    Abstract: 本发明公开一种3D NoC测试规划中的并行测试方法,通过减少相同的测试数据包重复传输时间以及减少路由冲突的发生,缓解拥塞现象导致数据包等待时间从而减少IP核的测试时间,降低测试成本,提高测试效率。在相同的核或相同类型的同构核存在的情况下,可以使用多播流水线路由算法将测试数据包同时路由到相同的核,在多播路由中,测试数据从一个源节点发送到多个目标节点,且测试数据分成若干微片以流水线形式在网络中传输。对于异构核采取单播通信方式,并设计了具有部分自适应的XYZ路由算法即改进XYZ路由算法以减少数据传输时间,达到最小化测试时间与测试功耗的目的。

    一种五节段人体生物电阻抗模拟方法及模拟装置

    公开(公告)号:CN116205173A

    公开(公告)日:2023-06-02

    申请号:CN202310149630.4

    申请日:2023-02-22

    Abstract: 本发明提供的是一种五节段人体生物电阻抗模拟方法及模拟装置,模拟方法为:1.建立由Ri、Re、Cm三个元件组成的三元件单节段电路模型;2.计算单节段电路模型的阻抗幅值数学模型;3.将人群阻抗数据代入所述数学模型并计算出单节段电路模型的阻抗值与容抗值,根据所述阻抗值与容值搭建单节段模型电路;4.设计模拟装置,在模拟装置中,使用继电器阵列搭建五个二叉树型拓扑结构将所述单节段模型电路连接成五节段模型电路;模拟装置包括阻抗模型电路、继电器阵列、继电器驱动电路、微处理器、电源电路、电池。本发明可模拟高、矮、胖、瘦、男、女等各类人群的阻抗数据,可以为人体成分分析仪提供稳定的测量模型,可实现样本数据的自动化测量,为人体成分分析仪的生成、调试、标定等过程提供了极大的便利。

    基于强化学习的数字微流控生物芯片的故障在线检测方法

    公开(公告)号:CN111141920B

    公开(公告)日:2023-03-14

    申请号:CN201911345860.8

    申请日:2019-12-24

    Abstract: 本发明公开了一种基于强化学习的数字微流控生物芯片的故障在线检测方法,包括基于栅格法、图论中的无向图方法和芯片约束条件,建立数字微流控芯片的数学模型;获取设定的基于强化学习算法的初始参数、算法迭代的目标次数Max、信息共享时间Tx,建立每个测试液滴相应的Q表;基于强化学习算法的更新规则函数、贪婪函数以及禁忌矩阵选择测试液滴的下一个电极;基于判断条件,输出目标测试时间和测试液滴的目标路径。通过多液滴并行在线测试,提高测试液滴的利用率,减少测试液滴的能耗问题,使得测试液滴在较短的时间内,优化测试路径,完成芯片的故障检测,保障数字微流控芯片的可靠性。

    位逻辑运算器及电子设备
    30.
    发明公开

    公开(公告)号:CN115482853A

    公开(公告)日:2022-12-16

    申请号:CN202210962228.3

    申请日:2022-08-11

    Abstract: 本申请公开了一种位逻辑运算器及电子设备。其中,触发器,包括多个第一数据模块,第一数据模块包括一对状态互补的第一磁隧道结组;逻辑门,包括多个第二数据模块,第二数据模块包括一对状态互补的第二磁隧道结组;逻辑门,用于根据触发器提供的多位第一运算数据以及由多个第二数据模块输出的多位第二运算数据,得到逻辑运算结果;控制模块,分别与触发器和逻辑门连接,用于根据预设输出控制信号选通并控制第一目标数据模块向逻辑门输出一位第一运算数据,以及从选通的第二目标数据模块读取一位第二运算数据。本申请实施例中,可以实现数据存储的全非易失性以及在逻辑门上的多位扩展逻辑运算,有利于提高逻辑运算效率,优化器件集成度。

Patent Agency Ranking