一种集成了温度和电流传感功能的IGBT芯片

    公开(公告)号:CN102881679B

    公开(公告)日:2015-04-15

    申请号:CN201210355878.8

    申请日:2012-09-24

    Abstract: 一种集成了温度和电流传感功能的IGBT芯片,它包括芯片,芯片的边缘为IGBT终端保护区,芯片的中间部分包括了IGBT元胞区、电流传感区和温度传感区;芯片正面上设有IGBT芯片栅极、IGBT芯片发射极、电流传感器负极、温度传感器正极和温度传感器负极,上述各电极之间通过对芯片表面金属化层刻蚀而间隔开来;IGBT芯片栅极和IGBT芯片发射极位于IGBT元胞区内,电流传感器负极位于电流传感区内,温度传感器正极和温度传感器负极位于温度传感区内,芯片背面上设有IGBT芯片集电极、电流传感区的电流传感器正极且两者同为一个电极。本发明具有结构更加简单紧凑、能够精准地监控和获取芯片工作时的温度和电流信息、以实现对模块内部芯片更好的保护、扩大其适用范围等优点。

    IGBT芯片及其制备方法
    22.
    发明公开

    公开(公告)号:CN104157683A

    公开(公告)日:2014-11-19

    申请号:CN201410414533.4

    申请日:2014-08-21

    Abstract: 本发明提供了一种IGBT芯片及其制备方法,所述IGBT芯片包括芯片正面和背面,所述芯片正面包括元胞区、栅极区、等位环区以及终端结构区,所述元胞区包括多个相互并联的元胞,每个元胞包括发射极电极,所述芯片背面包括集电极区,在至少一个所述发射极电极下方对应的集电极区内、所述栅极区下方对应的集电极区内、所述等位环区下方对应的集电极区内和/或所述终端结构区下方对应的集电极区内设置有局部少子注入效率控制区;所述局部少子注入效率控制区能够降低该区域内的少子注入效率。通过本发明提供的IGBT芯片,能够缓解芯片的导通损耗和关断损耗的矛盾关系,实现在不增加导通损耗的情况下,尽量减少IGBT芯片的关断损耗。

    一种沟槽栅型IGBT芯片
    23.
    发明公开

    公开(公告)号:CN102969350A

    公开(公告)日:2013-03-13

    申请号:CN201210520924.5

    申请日:2012-12-07

    Abstract: 本发明公开了一种沟槽栅型IGBT芯片,包括至少一个元胞,元胞包括:依次排列的集电极金属电极、P+集电极区、N-漂移区、P-基区、P+欧姆接触区、N+源极区、栅氧化层、多晶硅栅和栅极金属电极,以及设置在P+欧姆接触区上方的发射极金属电极。沟槽栅型IGBT芯片还包括第一N型载流子埋层和/或第二N型载流子埋层。沟槽栅型IGBT芯片的多晶硅栅采用沟槽栅结构。第一N型载流子埋层位于P-基区的下方。第二N型载流子埋层位于沟槽形的多晶硅栅底部的栅氧化层的下方。本发明优化并降低了IGBT芯片的导通压降与关断损耗的折中关系,实现了更低的功耗,从而提高IGBT芯片的功率密度,工作结温,以及长期可靠性。

    一种沟槽栅IGBT及其制作方法

    公开(公告)号:CN105390537B

    公开(公告)日:2018-12-21

    申请号:CN201510765896.7

    申请日:2015-11-10

    Abstract: 本发明公开了一种沟槽栅IGBT及其制作方法,元胞包括位于源极区背离基区一侧、且沿第二方向设置的第一发射极金属电极、至少一个辅助凹槽和第二发射极金属电极,第一发射极金属电极和第二发射极金属电极均延伸至基区,辅助凹槽与源极区接触,且辅助凹槽延伸至漂移区,辅助凹槽内设置有辅助栅层,辅助凹槽的内壁和辅助栅层之间设置有第二栅氧化层,其中,第一方向与第二方向相交。由上述内容可知,本发明提供的技术方案,通过在第一常规沟槽和第二常规沟槽之间形成至少一个辅助凹槽,以增加沟槽栅IGBT的沟槽密度,增强电导调制效应,进而降低沟槽栅IGBT的通态压降,提高其性能。

    功率半导体芯片的铜金属化结构及其制作方法

    公开(公告)号:CN103956352B

    公开(公告)日:2016-06-29

    申请号:CN201410213221.7

    申请日:2014-05-20

    CPC classification number: H01L2924/0002 H01L2924/00

    Abstract: 本发明提供了一种功率半导体芯片的铜金属化结构及其制作方法。所述功率半导体芯片包括发射极/源极区、栅极区和集电极/漏极区,在每一个电极区对应铜金属化结构依次包括阻挡层、籽铜层、铜金属化层,该铜金属化结构还包括增强层,其中,增强层位于籽铜层和铜金属化层之间,或者,增强层位于阻挡层和籽铜层之间,或者,增强层位于铜金属化层的上方。这种铜金属化结构能够减少铜金属化层的厚度,因而有利于降低铜金属化的工艺难度和成本,并且能够保证铜引线键合点的寿命与可靠性。

    一种逆导IGBT芯片及其制备方法

    公开(公告)号:CN103311245B

    公开(公告)日:2015-07-15

    申请号:CN201310228700.1

    申请日:2013-06-08

    CPC classification number: H01L29/7395 H01L29/0834 H01L29/66333

    Abstract: 本发明提供了一种逆导IGBT芯片及其制备方法。该逆导IGBT芯片包括第一导电类型衬底、位于所述衬底第一表面之上的第一表面结构和位于衬底第二表面之上的第二表面结构。所述第一表面结构包括,位于所述衬底第一子表面上的IGBT区,位于所述衬底第二子表面上的FRD区,以及位于衬底第三子表面内的终端区;本发明将芯片元胞区划分为两个宏观的区域:IGBT区和FRD区,免去了现有技术中制备逆导IGBT芯片时需要对IGBT芯片的集电极进行光刻窗口和离子掺杂浓度的准确控制的问题,减小了设计和制备逆导IGBT芯片的难度。

    一种功率器件的失效测试电路和失效测试方法

    公开(公告)号:CN104764988A

    公开(公告)日:2015-07-08

    申请号:CN201510148246.8

    申请日:2015-03-31

    Abstract: 本发明公开了一种功率器件的失效测试电路和失效测试方法,该失效测试电路包括:第一开关,其与被测器件串联,并与被测器件共同构成第一导电支路;第二开关,其与第一导电支路并联;控制器,其与第一开关和第二开关连接,用于根据检测到的被测器件的状态信号闭合第一开关并断开第二开关,或断开第一开关并闭合第二开关。当被测功率器件失效时,该测试电路和方法能够及时地开启旁路以对电流进行疏导,从而避免被测器件在失效之后进一步遭受大电流的冲击。

    一种沟槽栅IGBT芯片
    29.
    发明公开

    公开(公告)号:CN104183634A

    公开(公告)日:2014-12-03

    申请号:CN201410473229.7

    申请日:2014-09-16

    Abstract: 本发明提供了一种沟槽栅IGBT芯片,包括若干个相互并联的元胞,每个元胞包括第I沟槽栅和第II沟槽栅,所述沟槽栅之间由第一导电类型区域隔离,所述第II沟槽位于所述第I沟槽的一侧,在所述第I沟槽栅的另一侧设置有发射极和第二导电类型的源极区,所述沟槽栅IGBT芯片还包括:形成于所述第一导电类型区域内的第III沟槽栅,所述第III沟槽栅的栅长所在的直线与所述第II沟槽栅的栅长所在的直线相交。相较于现有技术,制备本发明提供的沟槽栅IGBT芯片,不会增加制备的工艺难度和成本。此外,由于增加的第III沟槽栅,增加了沟槽栅IGBT芯片的沟槽密度,有利于提高IGBT芯片的耐压、功耗和安全工作区性能。

    功率半导体芯片的铜金属化结构及其制作方法

    公开(公告)号:CN103956349A

    公开(公告)日:2014-07-30

    申请号:CN201410213313.5

    申请日:2014-05-20

    CPC classification number: H01L2924/0002 H01L2924/00

    Abstract: 本发明提供了一种功率半导体芯片的铜金属化结构及其制作方法,该铜金属化结构包括:依次位于衬底第一区域上方的第一阻挡层、第一籽铜层和第一铜金属化层,依次位于衬底第二区域上方的第二阻挡层、第二籽铜层,第二铜金属化层;该铜金属化结构还包括:第一增强层和第二增强层;其中,所述第一增强层位于所述第一籽铜层和所述第一铜金属化层之间,或者,所述第一增强层位于所述第一阻挡层和所述第一籽铜层之间,或者,所述第一增强层位于所述第一铜金属化层的上方;所述第二增强层位于所述第二籽铜层和所述第二铜金属化层之间,或者,所述第二增强层位于所述第二阻挡层和所述第二籽铜层之间,或者,所述第二增强层位于所述第二铜金属化层的上方。

Patent Agency Ranking