-
公开(公告)号：CN102608923B
公开(公告)日：2015-04-22
申请号：CN201210007248.1
申请日：2012-01-11
Applicant: 株式会社日立制作所
IPC: G05B19/04
Abstract: 本发明提供一种控制系统，在以共同的通信线路连接输入输出装置与SOE装置而成的系统中可确保控制用数据的恒定周期性。为了解决上述课题，本发明的控制系统具备：运算装置；输入输出装置，向所述运算装置发送从控制对象输入的状态信号，向所述控制对象输出从所述运算装置发送的控制信号；和SOE装置，其获取所述控制信号或所述状态信号，将规定的变化作为事件数据进行记录，所述运算装置、所述输入输出装置及所述SOE装置经由共同的传输路径进行连接，在所述SOE装置中具备通信控制部，所述通信控制部以规定的接收周期从所述运算装置接收读出请求，针对所述读出请求以规定的发送周期向所述运算装置发送所述事件数据。
-
公开(公告)号：CN103491460A
公开(公告)日：2014-01-01
申请号：CN201310223511.5
申请日：2013-06-07
Applicant: 株式会社日立制作所
Abstract: 本发明提供一种输入输出单元和控制系统，可以确定线路异常位置。该输入输出单元包括：输入输出装置、第一变换装置、第二变换装置、第三变换装置、和第四变换装置。第一变换装置把包含光信号的接收状态的状态应答帧与电信号重叠地向控制装置发送，第二变换装置把由第一变换装置发送的状态应答帧所重叠的电信号变换成光信号，第四变换装置把包含光信号的接收状态的状态应答帧与电信号重叠地向控制装置发送，第三变换装置把由第四变换装置发送的状态应答帧所重叠的电信号变换成光信号，并且从第一变换装置取得第一变换装置的接收状态，针对控制装置来自的状态请求帧，把包含第一变换装置的接收状态的状态应答帧与光信号重叠地向控制装置发送。
-
公开(公告)号：CN103262029A
公开(公告)日：2013-08-21
申请号：CN201180059507.9
申请日：2011-11-28
Applicant: 株式会社日立制作所
CPC classification number: G06F9/30018 , G06F9/30043
Abstract: 本发明提供一种可编程控制器，能够防止在具备阶梯式语言用的比特运算处理器的可编程控制器中多发的、由于读取修改写入所引起的流水线处理的中断。在将读取修改写入的对象数据加载到缓冲寄存器(141)中、且预先将对象数据的地址保持在地址保持电路(22)中的流水线阶段(读取阶段(R))之后，设置执行比特运算以及比特数据的合并的流水线阶段(执行阶段(EX))，之后设置在读取阶段(R)所保持的地址中存储合并结果的流水线阶段(写入阶段(W))。
-
公开(公告)号：CN1897009B
公开(公告)日：2010-05-12
申请号：CN200610099834.8
申请日：2006-06-30
Applicant: 株式会社日立制作所 , 日立信息控制系统有限公司
IPC: G06F21/04
CPC classification number: G06F13/122 , Y02P90/14
Abstract: 本发明提供一种输入输出控制装置、输入输出控制方法、过程控制装置以及过程控制方法。以防止因误动作而引起的输入输出的误输出为目的。构成如下：将用于处理器以安全性相对较高的模式进行运算的输入输出值存储在第1存储区域中，将用于处理器以安全性相对较低的模式进行运算的输入输出值存储在第2存储区域中，并依照安全性的模式来限制向第1存储区域的传送、从第1存储区域的传送、向第2存储区域的传送或者从第2存储区域的传送。
-
公开(公告)号：CN101339415A
公开(公告)日：2009-01-07
申请号：CN200810130021.X
申请日：2007-07-02
Applicant: 株式会社日立制作所 , 日立信息控制系统有限公司
Inventor： 阪东明 , 小林正光 , 白石雅裕 , 小野塚明弘 , 梅原敬 , 小仓真 , 小林英二 , 石川雅一 , 古田康幸 , 益子直也 , 船木觉 , 关裕介 , 大谷辰幸 , 笹木亘 , 大塚祐策
Abstract: 本发明提供一种控制装置，其从中央运算存储装置经串行传送线路向通信控制装置发送接收数据，从通信控制装置经并行传送线路集合·分配输入输出装置的数据，通过来自中央控制装置的指令对并行传送总线的诊断装置进行起到，紧接着传送线路的诊断而进行输入输出装置的诊断。另外，还从中央运算存储装置指令输入输出装置的数据输入输出时序。通过这样，抑制了诊断所引起的应答速度的降低，维持了数据输入输出的定刻性。从而解决如下技术问题：即为了在可编程电子装置中实现功能安全，必需将诊断装置的偶发故障自身的诊断所需要的无限循环切断，而通过软件程序进行诊断，从而引起的存在装置的复杂化与应答速度·输入输出的定刻性容易被阻碍的问题。
-
Patent Agency Ranking
公开(公告)号：CN101097447A
公开(公告)日：2008-01-02
申请号：CN200710127308.2
申请日：2007-07-02
Applicant: 株式会社日立制作所 , 日立信息控制系统有限公司
Inventor： 阪东明 , 小林正光 , 白石雅裕 , 小野塚明弘 , 梅原敬 , 小仓真 , 小林英二 , 石川雅一 , 古田康幸 , 益子直也 , 船木觉 , 关裕介 , 大谷辰幸 , 笹木亘 , 大塚祐策
IPC: G05B23/02
Abstract: 本发明提供一种控制装置，其从中央运算存储装置经串行传送线路向通信控制装置发送接收数据，从通信控制装置经并行传送线路集合·分配输入输出装置的数据，通过来自中央控制装置的指令对并行传送总线的诊断装置进行起到，紧接着传送线路的诊断而进行输入输出装置的诊断。另外，还从中央运算存储装置指令输入输出装置的数据输入输出时序。通过这样，抑制了诊断所引起的应答速度的降低，维持了数据输入输出的定刻性。从而解决如下技术问题：即为了在可编程电子装置中实现功能安全，必需将诊断装置的偶发故障自身的诊断所需要的无限循环切断，而通过软件程序进行诊断，从而引起的存在装置的复杂化与应答速度·输入输出的定刻性容易被阻碍的问题。
-
公开(公告)号：CN1877471A
公开(公告)日：2006-12-13
申请号：CN200610091732.1
申请日：2006-06-09
Applicant: 株式会社日立制作所 , 日立信息控制系统有限公司
IPC: G05B19/00
CPC classification number: Y02P90/02
Abstract: 本发明提供了一种控制装置的任务管理装置、输入输出控制装置、信息控制装置、控制装置的任务管理方法、输入输出控制方法以及信息控制方法，对于多个处理器，针对共同的数据处理对象，输入以可互换的方式运算的处理结果，在从任何一个处理器接收到开始信号后，对于向处理器输出运算指示信号的运算指示信号，输出为一个处理器和另一个处理器的动作定时不同。之后，将一个处理器与另一个处理器的运算效果进行比较。由于采用这种结构，对于多个处理器，可兼顾小型高性能化和安全性，并实现高可靠性。
-
公开(公告)号：CN107526861B
公开(公告)日：2020-11-17
申请号：CN201710224087.4
申请日：2017-04-07
Applicant: 株式会社日立制作所
IPC: G06F30/343 , G06F30/347 , G06F115/06
Abstract: 本发明提供一种半导体LSI设计装置以及设计方法。在控制装置中，提供削减逻辑安装所需的资源的技术。为此，构成一种半导体LSI设计装置，其生成根据应用程序规格由在功能块库中所定义的功能块所构成的组合电路，并附加组合电路内的功能块的运算顺序，以使在连接到输入引脚的功能块的运算结束后开始运算，并转换为分时方式来多次使用功能块的顺序电路，提取所述顺序电路的执行时的运算顺序，判断附加到所述组合电路的运算顺序与提取出的所述运算顺序的一致。
-
公开(公告)号：CN107526861A
公开(公告)日：2017-12-29
申请号：CN201710224087.4
申请日：2017-04-07
Applicant: 株式会社日立制作所
IPC: G06F17/50
Abstract: 本发明提供一种半导体LSI设计装置以及设计方法。在控制装置中，提供削减逻辑安装所需的资源的技术。为此，构成一种半导体LSI设计装置，其生成根据应用程序规格由在功能块库中所定义的功能块所构成的组合电路，并附加组合电路内的功能块的运算顺序，以使在连接到输入引脚的功能块的运算结束后开始运算，并转换为分时方式来多次使用功能块的顺序电路，提取所述顺序电路的执行时的运算顺序，判断附加到所述组合电路的运算顺序与提取出的所述运算顺序的一致。
-
公开(公告)号：CN103262029B
公开(公告)日：2015-10-14
申请号：CN201180059507.9
申请日：2011-11-28
Applicant: 株式会社日立制作所
CPC classification number: G06F9/30018 , G06F9/30043
Abstract: 本发明提供一种可编程控制器，能够防止在具备阶梯式语言用的比特运算处理器的可编程控制器中多发的、由于读取修改写入所引起的流水线处理的中断。在将读取修改写入的对象数据加载到缓冲寄存器(141)中、且预先将对象数据的地址保持在地址保持电路(22)中的流水线阶段(读取阶段(R))之后，设置执行比特运算以及比特数据的合并的流水线阶段(执行阶段(EX))，之后设置在读取阶段(R)所保持的地址中存储合并结果的流水线阶段(写入阶段(W))。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.024 seconds)
