公开(公告)号：CN117673152A

公开(公告)日：2024-03-08

申请号：CN202310153804.4

申请日：2023-02-23

Applicant: 株式会社东芝

Inventor： 小林勇介 ,  井口智明 ,  雁木比吕 ,  马场祥太郎

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/40

Abstract: 提供能够得到稳定的特性的半导体装置及其制造方法。根据实施方式，半导体装置包括第一～第四电极、半导体构件、第一导电构件、第二导电构件以及绝缘构件。所述半导体构件包括第一半导体区域、第二半导体区域以及第三半导体区域。所述第一半导体区域包括第一外缘区域、第一部分区域、第二部分区域、第三部分区域以及第四部分区域。所述第二部分区域的电阻率高于所述第一部分区域的电阻率。

公开(公告)号：CN115411094A

公开(公告)日：2022-11-29

申请号：CN202210137348.X

申请日：2022-02-15

Applicant: 株式会社东芝

Inventor： 雁木比吕 ,  田口安则 ,  井口智明 ,  小林勇介 ,  根本宏树

IPC: H01L29/40 ,  H01L29/78

Abstract: 实施方式的半导体装置具有：第一电极；第二电极；包含第一半导体区域、第二半导体区域以及第三半导体区域在内的半导体层；第三电极；第一绝缘区域；第二绝缘区域；第四电极，具有包含第一部分、第二部分以及第三部分在内的在第一方向上连续的多个部分，第一部分的第二方向上的宽度为第一宽度，第二部分在第一方向上位于比所述第一部分靠所述第二电极侧，所述第二方向上的宽度为比所述第一宽度小的第二宽度，第三部分与所述第二部分邻接，在所述第一方向上位于比所述第二部分靠所述第二电极侧，所述第二方向上的宽度为比所述第二宽度大的第三宽度；以及第三绝缘区域。

公开(公告)号：CN114595653A

公开(公告)日：2022-06-07

申请号：CN202110985646.X

申请日：2021-08-26

Applicant: 株式会社东芝

Inventor： 雁木比吕 ,  田口安则

IPC: G06F30/36

Abstract: 本发明提供一种能够支援半导体元件的设计的设计支援方法、设计支援系统、程序以及存储介质。在实施方式的设计方法中，向模拟器输入包括与半导体元件相关的多个设计值的设计值组。在设计方法中，获取对应于设计值组的输入而从模拟器输出的特性值组。特性值组包括半导体元件的多个特性值。多个特性值包括表示导通电阻的第1特性值和表示耐压的第2特性值。在设计方法中，根据包括1个以上的数据集合的历史数据计算基于贝叶斯估计的获取函数，所述数据集合是所述设计值组和通过向第1函数输入所述特性值组的一部分而计算出的评分的数据集合。特性值组的一部分包括第1特性值和第2特性值。在设计方法中，基于获取函数生成新的设计值组。

公开(公告)号：CN113540242A

公开(公告)日：2021-10-22

申请号：CN202110052353.6

申请日：2021-01-15

Applicant: 株式会社东芝

Inventor： 雁木比吕 ,  小林勇介 ,  井口智明 ,  坂野竜则

IPC: H01L29/78 ,  H01L29/40

Abstract: 提供能够提高特性的半导体装置。根据实施方式，半导体装置包括第1电极、第2电极、第1半导体构件、第2半导体构件、第3半导体构件、第3电极、第1导电构件以及绝缘构件。连接构件的至少一部分处于第2半导体构件的第1半导体区域与第3电极之间。绝缘构件的第5部分处于第1半导体区域与连接构件之间。第5部分与第1半导体区域以及连接构件相接。

公开(公告)号：CN112510092A

公开(公告)日：2021-03-16

申请号：CN202010106129.6

申请日：2020-02-21

Applicant: 株式会社东芝

Inventor： 雁木比吕

IPC: H01L29/78 ,  H01L29/423

Abstract: 本发明的实施方式涉及半导体装置。提供能够降低导通电阻的半导体装置。实施方式的半导体装置具备：半导体层；栅电极，位于第1沟槽中；场板电极；金属区域，位于第2沟槽中，与第2半导体区域电连接；栅极绝缘层，位于栅电极与半导体层之间；场板绝缘层，位于场板电极与半导体层之间；第1电极，与第3半导体区域及金属区域电连接；以及第2电极，该半导体层具有：第1沟槽；第2沟槽，与第1沟槽交叉；第1导电类型的第1半导体区域；第2导电类型的第2半导体区域；以及第1导电类型的第3半导体区域。