-
公开(公告)号:CN1918554A
公开(公告)日:2007-02-21
申请号:CN200580004693.0
申请日:2005-05-19
Applicant: 株式会社东芝
Inventor: 藤本曜久
IPC: G06F13/32
CPC classification number: G06F13/385
Abstract: 内置在存储器卡中的卡控制器,该存储器卡能够装入可检测中断的主机设备中。接口单元从主机设备接收命令并对命令进行解码,并将响应或数据发送到主机设备,并从那里接收数据。读取/写入控制单元根据对命令解码的结果执行写入和读取。错误检测单元检测在由接口单元执行的数据的发送和接收操作中,以及在由读取/写入控制单元执行的数据的写入和读取的至少一个操作中是否发生了错误。当错误检测单元检测到发生了错误时,信号处理单元在接口单元不执行数据发送或接收期间,通过接口单元向主机设备输出中断信号。
-
公开(公告)号:CN106133635A
公开(公告)日:2016-11-16
申请号:CN201580014663.1
申请日:2015-01-05
Applicant: 株式会社东芝
IPC: G06F1/16
CPC classification number: G06F3/0625 , G06F3/0634 , G06F3/0679 , G11C5/14 , G11C16/30 , G06F1/1698
Abstract: 根据一实施例,提供一种存储系统,其包含供电端子、多个耦合器及控制单元。所述供电端子是用于连接至主机的供电线的端子。所述多个耦合器是用于分别电磁耦合至所述主机的耦合器的耦合器。所述控制单元能够根据自所述主机经由所述供电线及所述供电端子供应的供电电压的电平而在所述存储系统与所述主机之间经由所述多个耦合器建立彼此独立的接收通道及传输通道。
-
-
公开(公告)号:CN104798063A
公开(公告)日:2015-07-22
申请号:CN201380056820.6
申请日:2013-09-10
Applicant: 株式会社东芝
Inventor: 藤本曜久
CPC classification number: G06F3/0608 , G06F3/0658 , G06F3/0679 , G06F12/0246 , G06F13/4234 , G06F2212/1016 , G06F2212/177 , G06F2212/7202
Abstract: 根据一个实施例,一种存储设备包括非易失性半导体存储器、管理单元以及控制单元。所述非易失性半导体存储器具有多个物理存储区域,所述多个物理存储区域包括可在外部存取的用户区域并且被分成多个管理单元。所述控制单元被配置为控制所述非易失性半导体存储器。所述控制单元接收具有用于指定顺序写入区域的第一参数的控制命令以及读取命令或写入命令,将所述读取命令或所述写入命令的地址所表示的管理单元分配为所述顺序写入区域,以及通过判断用于存取所述用户区域的存储器存取命令的地址是否指示在大小等于所述管理单元的所述顺序写入区域中的存取来更改存储器存取控制。
-
公开(公告)号:CN101471124B
公开(公告)日:2013-03-27
申请号:CN200910002103.0
申请日:2005-07-27
Applicant: 株式会社东芝
IPC: G11C7/10 , G11C16/16 , G06F3/08 , G06F12/14 , G06K19/073
CPC classification number: G11C5/04
Abstract: 一种搭载在存储卡中的卡用控制器,包含,接受来自处理装置的第1指令的第1接口;向可以删除数据的非易失性存储器芯片,输出与由上述第1接口所接受的上述第1指令对应的第2指令的第2接口;和由上述第2接口输出用于删除存储在上述非易失性存储器芯片中的数据中的全部用户数据的用户数据擦除指令作为上述第2指令的控制电路。
-
公开(公告)号:CN101655775B
公开(公告)日:2012-11-07
申请号:CN200910163478.5
申请日:2005-12-26
Applicant: 株式会社东芝
Inventor: 藤本曜久
CPC classification number: G06F1/3296 , G06F1/266 , G06F1/3203 , G06F1/3228 , G06F1/325 , G06F1/3281 , G06F3/0604 , G06F3/0619 , G06F3/0625 , G06F3/0632 , G06F3/0634 , G06F3/0659 , G06F3/0679 , G06F12/0246 , G06F13/4081 , G06K7/0008 , G06K7/0069 , G06K19/07732
Abstract: 其中插入有具有非易失性半导体存储器的存储设备的主机设备向所述存储设备发出检查命令。所述检查命令指示发送有关所述存储设备是否支持终止处理的信息,在所述终止处理中,所述存储设备变换至准备好停止从主机设备供电的状态。
-
公开(公告)号:CN1947130B
公开(公告)日:2010-09-29
申请号:CN200580013132.7
申请日:2005-11-25
Applicant: 株式会社东芝
Inventor: 藤本曜久
CPC classification number: G06F3/0679 , G06F3/0604 , G06F3/0608 , G06F3/061 , G06F3/0659 , G06F2003/0697 , G06F2206/1014 , G11C5/143 , H04L1/0061 , H04L2001/0094
Abstract: 本发明涉及卡与主装置,其中主装置(2)从一个卡(1)读出信息,并在卡中写入信息。该主装置可提供一该电源电压,该电压或者属于第一电压范围或小于第一电压范围的第二电压范围,并向卡发出电压区分命令(CMDV)。电压区分命令包含电压范围区分部分(VOLS)、差错检测部分(ED)、及检验模式部分(CPS)。电压范围区分部分包含指示电源电压属于哪个范围即第一范围还是第二范围的信息。差错检测部分具有配置的模式,以允许接收电压区分命令的卡检测电压区分命令的差错。检验模式部分检验事先设置的模式。
-
公开(公告)号:CN101689246A
公开(公告)日:2010-03-31
申请号:CN200880021066.1
申请日:2008-06-19
Applicant: 株式会社东芝
CPC classification number: G06F12/0246 , G06F9/4401
Abstract: 本发明涉及存储器装置、电子装置以及主机设备。一种存储器装置(11)包括半导体存储器(11c)和控制器(11a)。半导体存储器(11c)包括第一存储区域(11c1)和第二存储区域(11c2)。控制器(11a)控制半导体存储器(11c)。存储器装置(11)能够具有可访问第一存储区域(11c1)的第一状态和可从第二存储区域(11c2)读取数据的第二状态。控制器(11a)被配置为识别第一命令、第二命令和第三命令。第一命令在存储器装置开启之后将存储器装置(11)转换为第一状态。第二命令将存储器装置(11)从第一状态转换为第二状态。第三命令在存储器装置开启之后将存储器装置(11)转换为第二状态而不经过第一状态。
-
公开(公告)号:CN101655775A
公开(公告)日:2010-02-24
申请号:CN200910163478.5
申请日:2005-12-26
Applicant: 株式会社东芝
Inventor: 藤本曜久
CPC classification number: G06F1/3296 , G06F1/266 , G06F1/3203 , G06F1/3228 , G06F1/325 , G06F1/3281 , G06F3/0604 , G06F3/0619 , G06F3/0625 , G06F3/0632 , G06F3/0634 , G06F3/0659 , G06F3/0679 , G06F12/0246 , G06F13/4081 , G06K7/0008 , G06K7/0069 , G06K19/07732
Abstract: 其中插入有具有非易失性半导体存储器的存储设备的主机设备向所述存储设备发出检查命令。所述检查命令指示发送有关所述存储设备是否支持终止处理的信息,在所述终止处理中,所述存储设备变换至准备好停止从主机设备供电的状态。
-
公开(公告)号:CN101471124A
公开(公告)日:2009-07-01
申请号:CN200910002103.0
申请日:2005-07-27
Applicant: 株式会社东芝
IPC: G11C7/10 , G11C16/16 , G06F3/08 , G06F12/14 , G06K19/073
CPC classification number: G11C5/04
Abstract: 一种搭载在存储卡中的卡用控制器,包含,接受来自处理装置的第1指令的第1接口;向可以删除数据的非易失性存储器芯片,输出与由上述第1接口所接受的上述第1指令对应的第2指令的第2接口;和由上述第2接口输出用于删除存储在上述非易失性存储器芯片中的数据中的全部用户数据的用户数据擦除指令作为上述第2指令的控制电路。
-
-
-
-
-
-
-
-
-