公开(公告)号：CN101681314B

公开(公告)日：2011-12-28

申请号：CN200980000133.6

申请日：2009-02-10

Applicant: 株式会社东芝

Inventor： 矢野纯二 ,  松崎秀则 ,  初田幸辅

IPC: G06F12/16 ,  G06F3/06 ,  G06F3/08

CPC classification number: G06F12/0866 ,  G06F11/1068 ,  G06F12/0246 ,  G06F12/0804 ,  G06F2212/1032 ,  G06F2212/2022 ,  G06F2212/7203

Abstract: 一种存储器系统包括：DRAM 20，其以等于或小于簇的单位执行写入和读出；NAND存储器10，其以页单位执行写入和读出，以及管理表群组，在其中存储管理信息，所述管理信息包括存储在DRAM 20和NAND存储器10中的数据的存储位置。当从外部接收到读出请求时，在未被写入的逻辑地址区存在于被请求读出的逻辑地址区所映射到的NAND存储器的存储区中时，数据管理单元120向外部通知与该逻辑地址区相关联的存储在DRAM 20中的固定数据。

公开(公告)号：CN101681317A

公开(公告)日：2010-03-24

申请号：CN200980000143.X

申请日：2009-02-10

Applicant: 株式会社东芝

Inventor： 矢野纯二 ,  松崎秀则 ,  初田幸辅 ,  松平弘树

IPC: G06F12/16

CPC classification number: G06F11/1435 ,  G06F11/1441 ,  G06F11/1471 ,  G06F11/1474

Abstract: 本发明提供一种即使在在数据写入期间发生程序错误时也可确实地恢复管理信息的存储器系统。在对前日志的“日志写入(1)”之后，当在执行数据写入时发生程序错误(数据写入错误)时，所述存储器系统再次执行所述数据写入而不获取与数据重写处理对应的前日志。在结束所述数据写入之后，所述存储器系统在不产生后日志的情况下获取快照来替代所述后日志，且结束所述处理。

公开(公告)号：CN101681316A

公开(公告)日：2010-03-24

申请号：CN200980000137.4

申请日：2009-02-10

Applicant: 株式会社东芝

Inventor： 矢野纯二 ,  松崎秀则 ,  初田幸辅 ,  檜田敏克

IPC: G06F12/16 ,  G11C16/02

CPC classification number: G11C16/20 ,  G06F11/1441 ,  G11C29/702

Abstract: 一种存储器系统，包括：易失性第一存储单元、非易失性第二存储单元、以及控制器。所述控制器将在启动操作期间在所述第二存储单元中存储的数据的管理信息存储在所述第一存储单元中，以及在更新所述管理信息时执行数据管理。在所述第一存储单元中存储的最新状态的管理信息也被存储在所述第二存储单元中。所述管理信息包括：在所述管理信息出现改变之前生成的改变之前和之后的前日志；以及后日志，其在所述管理信息出现改变之后生成，与所述管理信息的改变有关。所述前日志和后日志存储在不同块的相同区中。

公开(公告)号：CN101681314A

公开(公告)日：2010-03-24

申请号：CN200980000133.6

申请日：2009-02-10

Applicant: 株式会社东芝

Inventor： 矢野纯二 ,  松崎秀则 ,  初田幸辅

IPC: G06F12/16 ,  G06F3/06 ,  G06F3/08

CPC classification number: G06F12/0866 ,  G06F11/1068 ,  G06F12/0246 ,  G06F12/0804 ,  G06F2212/1032 ,  G06F2212/2022 ,  G06F2212/7203

Abstract: 一种存储器系统包括：DRAM 20，其以等于或小于簇的单位执行写入和读出；NAND存储器10，其以页单位执行写入和读出，以及管理表群组，在其中存储管理信息，所述管理信息包括存储在DRAM 20和NAND存储器10中的数据的存储位置。当从外部接收到读出请求时，在未被写入的逻辑地址区存在于被请求读出的逻辑地址区所映射到的NAND存储器的存储区中时，数据管理单元120向外部通知与该逻辑地址区相关联的存储在DRAM 20中的固定数据。

公开(公告)号：CN101154169A

公开(公告)日：2008-04-02

申请号：CN200710161890.4

申请日：2007-09-27

Applicant: 株式会社东芝

Inventor： 松崎秀则 ,  浅野滋博 ,  庄野笃司

IPC: G06F9/50 ,  G06F15/16 ,  G06F15/80

CPC classification number: G06F9/5044

Abstract: 一种包括处理器单元和调度器的多处理器系统，该处理器单元包括：内核A，其包括用于改进数据处理的处理性能的第一处理机制和用于收集该数据处理中正在使用的或已使用的硬件资源的使用信息的PM单元；以及内核B，其具有与该第一处理机制采用相同处理系统并且在处理性能上次于该第一处理机制的第二处理机制；该调度器将以前未被执行过的任务提供给内核A并且将将要重新执行的任务提供给处理器内核(A和B)之一以便执行该任务，通过参考在包括具有相同任务的多个任务的应用软件的执行时间、在PM单元中以前收集的该任务的硬件资源的使用信息，选择处理器单元。