-
公开(公告)号：CN1731675A
公开(公告)日：2006-02-08
申请号：CN200510089708.X
申请日：2005-08-04
Applicant: 日本电气株式会社
CPC classification number: H03F3/45179 , H03F3/72
Abstract: 本发明提供一种在供给电压的整个范围中可以高精度输出的具有多个同极性差动对的轨对轨放大器(Rail to Rail amplifier，全摆幅放大器)，其中包括：具有多个输入对的一个成为输入端的第一导电型的差动对和第二导电型的差动对，并输出对应于供给电源电压的范围的输出电压的差动放大器；通过规定的输入信号，判断第一导电型的差动对或第二导电型的差动对是否停止的判断部；和根据判断部的输出信号而使第一导电型的差动对或第二导电型的差动对的动作停止的差动对控制部。
-
公开(公告)号：CN1677846A
公开(公告)日：2005-10-05
申请号：CN200510062725.4
申请日：2005-03-29
Applicant: 日本电气株式会社
Inventor： 土弘
CPC classification number: G09G3/3685 , G09G2310/027 , G09G2310/0291 , H03M1/0682 , H03M1/765
Abstract: 一种差动放大电路，包含第1差动对、第2差动对，负载电路和第1和第2电流源，其中，第1差动对的一方差动输入与基准电压连接，数据输出期间包含第1、第2期间，在第1期间，由第1、第4开关(SW1、SW4)将第1和第2输入端(T1、T2)的电压输入到第2差动对的差动输入端，第1差动对的另一方差动输入经第3开关(SW3)与输出端连接，在与第1差动对的另一方差动输入连接的电容中积蓄输出电压，在第2期间，使第1、第3、第4开关处于断开状态，第2差动对的一方差动输入经第2开关(SW2)与输出端连接，第2差动对的另一方差动输入经第5开关(SW5)与第3输入端(T3)连接。这样，可以削减解码器面积，高精度输出。
-
公开(公告)号：CN1612468A
公开(公告)日：2005-05-04
申请号：CN200410085995.2
申请日：2004-10-27
Applicant: 日本电气株式会社 , 恩益禧电子股份有限公司
Inventor： 土弘
CPC classification number: G09G3/3688 , G09G3/2011
Abstract: 本发明提供一种差动放大器，包括：第1以及第2输入端子；输出端子；与第1以及第2输入端子相连的差动段；输入端与差动段的输出端相连、输出端与上述输出端子相连的放大段。差动段包括：输入对的一个与第1输入端子T1相连，另一个与输出端子3相连的第1差动对；输入对的一个与第1输入端子相连，另一个与第2输入端子相连的第2差动对；为第1差动对提供电流的第1电流源；为第2差动对提供电流的第2电流源；与上述第1以及第2差动对的输出对相连的负载电路。第1差动对的输出对的一个和第2差动对的输出对的一个共同地连接，共同连接点成为上述差动段的输出端。
-
公开(公告)号：CN1200510C
公开(公告)日：2005-05-04
申请号：CN01138697.5
申请日：2001-12-28
Applicant: 日本电气株式会社
Inventor： 土弘
CPC classification number: H03F3/505
Abstract: 本发明提供一种电路，把输出电压Vout高速驱动到充分接近于输入电压Vin的电平上，由于不伴随过度的充放电，而能够对大容量负载进行高速驱动，来实现高性能化。本发明包括：反馈型充电装置11，具有将输入端子1的电压和输出端子2的电压差动输入的差动级21，和根据差动级21的输出进行输出端子2的充电作用的充电装置31，作为电压跟随器而起作用；跟随器型放电装置41，经过输入端子1的电压和输出端子2的电压的电压差，通过晶体管的跟随器动作而进行输出端子2的放电作用。
-
公开(公告)号：CN1396580A
公开(公告)日：2003-02-12
申请号：CN02140186.1
申请日：2002-07-03
Applicant: 日本电气株式会社
CPC classification number: G09G3/3688 , G09G3/3614 , G09G3/3696 , G09G2310/0248 , G09G2310/027 , G09G2310/0291
Abstract: 提供一种驱动电路，包括：工作范围达到高电位侧电源电位、低电位侧电源电位的第一、第二缓冲器电路13、14，其输入端与将输入信号电压输入的一个输入端子共同连接，其输出端与输出端子共同连接；存储部3，对于伽玛特性的标准时和调制时，存储并保持用于使第一和第二缓冲器电路能一起工作的范围内的输入信号电压所对应的基准数据；选择部4，根据确定调制的调制信息，选择标准和与调制对应的基准数据并输出；和比较部5，将输入的数据信号和所述选择部输出的基准数据进行比较。第一和第二缓冲器电路根据比较部5的比较结果信号和控制信号，控制其工作和停止。
-
Patent Agency Ranking
公开(公告)号：CN100590877C
公开(公告)日：2010-02-17
申请号：CN200610071008.2
申请日：2003-09-10
Applicant: 日本电气株式会社
IPC: H01L27/12
Abstract: 提供一种能够不以复杂工序在多晶硅膜上形成适合电路特性的n沟道型TFT和p沟道型TFT的薄膜半导体装置及其制造方法。本发明包含在形成于玻璃基板1上的多晶硅膜3上形成n沟道型TFT和p沟道型TFT时，在n沟道型TFT的一部分沟道区中和p沟道型TFT的一部分沟道区中同时引入P型或N型掺杂剂的工序，可以通过1次沟道掺杂形成低VT和高VT的p沟道型TFT组，以及低VT和高VT的n沟道型TFT组，借助于用此方法形成能够减小逻辑、开关电路的关态电流的高VT-TFT，以及能够扩大模拟电路的动态范围的低VT-TFT，求得了薄膜半导体装置性能的提高。
-
公开(公告)号：CN100550108C
公开(公告)日：2009-10-14
申请号：CN02140186.1
申请日：2002-07-03
Applicant: 日本电气株式会社
CPC classification number: G09G3/3688 , G09G3/3614 , G09G3/3696 , G09G2310/0248 , G09G2310/027 , G09G2310/0291
Abstract: 提供一种驱动电路，包括：工作范围达到高电位侧电源电位、低电位侧电源电位的第一、第二缓冲器电路13、14，其输入端与将输入信号电压输入的一个输入端子共同连接，其输出端与输出端子共同连接；存储部3，对于伽玛特性的标准时和调制时，存储并保持用于使第一和第二缓冲器电路能一起工作的范围内的输入信号电压所对应的基准数据；选择部4，根据确定调制的调制信息，选择标准和与调制对应的基准数据并输出；和比较部5，将输入的数据信号和所述选择部输出的基准数据进行比较。第一和第二缓冲器电路根据比较部5的比较结果信号和控制信号，控制其工作和停止。
-
公开(公告)号：CN100370320C
公开(公告)日：2008-02-20
申请号：CN200410087903.4
申请日：2004-10-27
Applicant: 日本电气株式会社 , 恩益禧电子股份有限公司
Inventor： 土弘
CPC classification number: G09G3/3696 , G09G3/3688 , G09G2310/027 , H03M1/765
Abstract: 本发明提供一种输出电路，包括：选择电路(12)，其输入电压值相互不同的多个(m个)参照电压，根据选择信号，选择并输出2个电压；和放大器(13)，其从2个输入端子(T1、T2)输入从选择电路(12)输出的2个参照电压，输出根据2个输入端子电压(V(T1))、(V(T2))外插的输出电压。这样，可以削减必要的输入电压数，并且削减晶体管数，达到节省面积的目的。本发明同时还提供一种数字模拟转换电路以及显示装置。
-
公开(公告)号：CN101013882A
公开(公告)日：2007-08-08
申请号：CN200710007523.9
申请日：2007-02-01
Applicant: 日本电气株式会社
CPC classification number: H03F3/45183 , H03F1/26 , H03F2200/372 , H03F2203/45548 , H03F2203/45616 , H03M1/765
Abstract: 本发明提供一种避免电源及信号噪声、开关噪声的影响，并可进行多个输入参考电压的运算输出的差动放大器。其包括：第一、第二、第三输入端子(1、2、3)；输出端子(4)；构成第一、第二差动对的晶体管对(531、532)、(533、534)，它们的输出对共同连接在负载电路(537、538)上，并分别由对应的电流源(535、536)进行驱动；放大级(539)，其输入端连接在所述负载电路与第一、第二差动对的输出对的共同连接点的至少一个上，且输出端连接在输出端子上；在所述第二差动对的输入对上输入来自第三输入端子的信号和来自所述输出端子的反馈信号，在所述第一差动对的输入对与第一、第二输入端子(1、2)之间具行第一、第二开关(SW1、SW2)；在所述第一差动对的输入对和第一、第二开关(SW1、SW2)的各个连接点与基准电压端子之间具有第一、第二电容(C1、C2)。也可以将第一、第二、第三输入端子(1、2、3)作为一个端子，并顺次输入电压。
-
公开(公告)号：CN1941616A
公开(公告)日：2007-04-04
申请号：CN200610154379.7
申请日：2006-09-26
Applicant: 日本电气株式会社
CPC classification number: H03F3/45183 , G09G3/3685 , G09G2310/027 , H03F3/505 , H03F2203/45616 , H03F2203/45674 , H03F2203/5021 , H03F2203/5039
Abstract: 本发明提供一种减小译码器面积并进行高精度输出的多值差动放大器。具备：第一差动对(101、102)和第二差动对(103、104)；与第一和第二差动对的输出对公共连接的负载电路；对第一和第二差动对供给电流的第一和第二电流源；接收第一和第二差动对的公共的输出信号，充电或放电驱动输出端子的放大级；和切换控制对第一和第二差动对的差动输入的信号输入的控制电路，数据输出期间包括第一和第二期间，在第一期间对第一差动对的差动输入输入输出端子的电压Vout和参考电压Vref，将Vout和Vref分别蓄积在与第一差动对的差动输入连接的第一和第二电容，对第二差动对的差动输入输入第一和第二电压，在第二期间，第一差动对的差动输入与输出端子的电压和参考电压的供给断开，被输入第一和第二电容的蓄积电压，对第二差动对的差动输入输入Vout和第三电压。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.026 seconds)
