-
公开(公告)号：CN108763653A
公开(公告)日：2018-11-06
申请号：CN201810412917.0
申请日：2018-04-30
Applicant: 南京大学
IPC: G06F17/50
CPC classification number: G06F17/5027
Abstract: 本发明提供了的基于FPGA的可重构线性方程组求解加速器，包括：数据分配模块，用于将内部存储器中的数据分配给计算阵列模块,根据输入系数矩阵的规模和类型，在主控制模块的控制下调整数据分配的方式；主程序控制模块，用于控制数据分配模块、重构控制模块和计算阵列模块的运行以及各模块之间的通信；重构控制模块，用于根据系数矩阵的规模和类型重新设置计算方式；内部存储器模块，用于存储系数矩阵和向量数据；计算阵列模块，用于计算线性方程组的解。发明设计的重构方法可以同时调整数据的存储和传输方式，在对运算资源和运算精度不同需求的场景下可采用不同的运算模式，相比于现有的线性方程组求解加速器，具有更好的通用性。
-
公开(公告)号：CN108733627A
公开(公告)日：2018-11-02
申请号：CN201810412919.X
申请日：2018-04-30
Applicant: 南京大学
IPC: G06F17/16
Abstract: 本发明公开了一种正定矩阵Cholesky分解的FPGA实现方法，主要包括：顶层控制模块，用于模块之间的通信和控制；数据预处理模块，用于将正定矩阵分解为两个用于矩阵计算模块中计算操作的矩阵；矩阵计算模块对数据预处理模块得到的两个矩阵进行计算，得到最终的Cholesky分解计算结果。有益效果是：用传统硬件直接实现正定矩阵Cholesky分解，算法复杂，占用面积大，耗费资源多，而利用CORDIC算法的旋转特性实现正定矩阵Cholesky分解，实现方式简单，只需要利用位操作，耗费资源少，有效地减少了运算复杂度和门电路的面积。
-
公开(公告)号：CN108536931A
公开(公告)日：2018-09-14
申请号：CN201810250929.8
申请日：2018-03-23
Applicant: 南京大学
IPC: G06F17/50
Abstract: 本发明公开了一种基于贪婪算法的三维片上网络中温度传感器的部署方法，该方法首先建立一个基于状态空间的三维片上网络的热模型，然后设定可观测性格拉姆矩阵的秩作为优化目标函数，最后采用贪婪算法，从温度传感器可选的位置集合V中选择一个大小为m的子集S用来部署温度传感器，该子集使得目标函数最大化。本发明可以在多项式时间内找到一个次优解，并保证满足一定的误差界。与传统方法相比，在存在测量噪声以及传感器数目有限的情况下，本发明结合卡尔曼滤波可以实现较高精度的全芯片温度重建。
-
公开(公告)号：CN108416164A
公开(公告)日：2018-08-17
申请号：CN201810250930.0
申请日：2018-03-23
Applicant: 南京大学
IPC: G06F17/50
Abstract: 本发明公开了一种基于有限数目温度传感器的三维片上网络温度重建系统，该系统采用高斯和滤波器来重建三维片上网络芯片的温度，高斯和滤波器用若干高斯分布的加权和近似一个非高斯分布，因此若干高斯项滤波结果可被合并成一个等效高斯项；所述高斯和滤波器硬件架构是一个可重用架构，该可重用架构可实现计算资源和存储资源的复用，其包含三部分：可重用控制器、存储资源、计算单元阵列。本发明可以有效解决温度传感器数目有限且噪声为非高斯的情况下，三维片上网络温度重建的问题，本发明述及的可重用高斯和滤波器硬件架构可以提高计算资源和存储资源的利用率，同时减少面积、降低功耗。
-
公开(公告)号：CN107329423A
公开(公告)日：2017-11-07
申请号：CN201710464306.6
申请日：2017-06-19
Applicant: 南京大学
IPC: G05B19/042
CPC classification number: G05B19/0428 , G05B2219/24024
Abstract: 本发明涉及一种基于PC和PowerPC嵌入式处理器的监控系统，与FPGA通信连接，包括：嵌入式模块，将FPGA发送的监测信息进行读取、打包、发送操作，对发送速率进行调整，并对FPGA配置；上位机，提供UI界面，完成监测信息接收、存储、统计、分析以及报表打印，并发出配置信息；网络通信模块，接收上位机发送的配置信息，并向上位机发送所述监测信息。有益效果为：利用PC软件平台的可视化、易操作、易编程的优势，解决了用户对于繁复的监测信息需逐条排查的问题，能分析出未被识别的错误信息,大大减轻了用户的工作负担，提高了整体的工作质量。PC软件发送FPGA配置信息至嵌入式处理器，实现了FPGA运行时实时监测和实时配置，大大提高了整个系统的工作效率。
-
Patent Agency Ranking
公开(公告)号：CN106970842A
公开(公告)日：2017-07-21
申请号：CN201710190942.4
申请日：2017-03-27
Applicant: 南京大学
IPC: G06F9/50
CPC classification number: G06F9/505
Abstract: 本发明涉及一种动态可重构实时信号处理负载平衡系统，接收前端发送的A/D实时采样数据流，为后端多核处理器阵列实时分配计算数据。该系统包括重构控制模块，接收及解析重构配置信息、控制忙闲；数据缓存模块，将控制表与ad数据根据所述配置信息缓存到对应的数据FIFO；数据发送模块，计算每个发送通道的首地址、目的ID，根据所述目的ID将控制表与ad数据按照SRIO协议传输到正确的接收端；发送仲裁模块，对数据发送模块多个数据发送通道进行仲裁并输出。实现为后端多核处理器阵列实时动态分配计算数据，且支持多种数据合并方式，以及多种波数下数据在接收端内存中按顺序存储等功能。
-
公开(公告)号：CN105930201A
公开(公告)日：2016-09-07
申请号：CN201610262442.2
申请日：2016-04-25
Applicant: 南京大学
IPC: G06F9/455
CPC classification number: G06F9/45545
Abstract: 本发明涉及可重构专用处理器核的功能模拟器，包括：对外接口模块，模拟可重构专用处理器核内部寄存器组和内部SRAM的功能，接收需要模拟的配置指令，根据所述配置指令解析得到的任务信息，并将所述任务信息写入一个全局的任务队列；控制模块，模拟可重构专用处理器核内部主控制器的功能，根据所述任务队列在各模块之间传递所述任务信息，从所述任务队列获取当前需要执行的运算任务和即将进行的运算任务，调度运算实现模块执行运算任务；运算实现模块，执行若干种算法输出运算结果数据与运算状态，并执行任务信息、运算结果数据的搬运。有益效果为：模拟速度更快，便于系统级调试和优化；有助于提高效率和节约成本。
-
公开(公告)号：CN105760323A
公开(公告)日：2016-07-13
申请号：CN201610270871.4
申请日：2016-04-27
Applicant: 南京大学
CPC classification number: G06F13/385 , H04L12/2801
Abstract: 本发明涉及一种基于FPGA的网络接口控制器，向接收卡发送流媒体数据，包括接口模块，包括RGMII接口，传送所述流媒体数据的回传数据，完成数据从媒体介入控制层到物理层或从物理层到媒体介入控制层的数据传递；传输模块，接收所述流媒体数据的回传数据，该模块包括发送单元和接收单元，发送单元打包所述数据和发送FIFO队列的控制信号；接收单元接收FIFO队列的所述控制信号，并解析所述数据包。有益效果：大大简化代码量，节省逻辑资源，提高数据传输效率。
-
公开(公告)号：CN105701068A
公开(公告)日：2016-06-22
申请号：CN201610094119.9
申请日：2016-02-19
Applicant: 南京大学
IPC: G06F17/16
CPC classification number: G06F17/16
Abstract: 本发明公开了一种基于分时复用技术的cholesky矩阵求逆系统，降低了在雷达信号处理中对共轭对称矩阵求逆所使用的硬件资源，同时通过提高矩阵求逆运算的并行度来保证运算速度。本发明根据公式A = L * D * LH，通过主控状态机将cholesky分解矩阵求逆划为三个步骤进行，分别是cholesky分解、上三角矩阵求逆和矩阵相乘。在主控状态机的控制下，通过复选器，分时复用运算资源和存储资源。该技术方案是基于单端口存储器和单精度浮点复数运算单元的并行流水处理，并支持任意阶数的共轭对称矩阵求逆，有效加快了运算速度，提高了硬件利用率，且具有良好的兼容性。
-
公开(公告)号：CN104394072A
公开(公告)日：2015-03-04
申请号：CN201410527787.7
申请日：2014-10-10
Applicant: 南京大学
IPC: H04L12/701
Abstract: 本发明涉及一种用于三维片上网络的双泵垂直通道设计，包括网络节点与由硅穿孔技术制成的垂直连线，每个节点由一个处理单元或存储单元以及路由器组成，处理单元或存储单元通过网络接口与路由器连接，还包括发送端模块与接收端模块，所述垂直连线的发送通道连接所述发送端模块，接收通道连接接收端模块，形成双泵垂直通道；所述发送端模块包括两个分别采集高位数据和低位数据的触发器与时钟电平选通的二选一多路选择器，所述触发器分别与多路选择器通信连接；所述接收端模块包括高位数据采集单元与低位数据采集单元。有益效果为：本发明可以在三维片上网络垂直连线密度减半的情况下以双倍速率有效、可靠地传输数据，且提升了芯片的成品率、减小了芯片的面积。
-
-
-
-
-
-
-
-
-
Search Results
265
records
(took 0.023 seconds)
