-
公开(公告)号：CN110931636A
公开(公告)日：2020-03-27
申请号：CN201911046644.3
申请日：2019-10-30
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明公开了一种具有新型结构与材料的VOx选通管的制备方法，包括如下步骤：S1、提供半导体衬底；S2、沉积第一金属电极层；S3、制备电热绝缘层；S4、刻蚀小孔；S5、向小孔中依次填充银导电介质层、硫系材料层和VOx材料层；S6、制备第二金属电极层。在向选通管施加电压或电流激励的时候，银扩散进入硫系材料层，可以在硫系材料中形成导电丝，这样会使电流只流过导电丝，并抑制其它区域的电流，由于导电丝很细，可以局部加热VOx材料，使部分VOx材料发生金属态到绝缘态的转化，从而使选通管导通，这样可以使选通管的阈值电压或阈值电流显著降低，而且可以增大选通管的关态电阻，从而显著提高器件的开关比，并更好的抑制器件的漏电流。
-
公开(公告)号：CN116847723A
公开(公告)日：2023-10-03
申请号：CN202310774492.9
申请日：2023-06-28
Applicant: 华中科技大学
Abstract: 本发明公开了一种非易失存储单元及其制备、控制方法、非易失存储系统，属于存储技术领域，包括：由下至上依次层叠的第一金属电极层、第一电介质层、阈值开关层和第二金属电极层；其中，第一电介质层为上表面经过表面预处理后的电介质层，通过对第一电介质的上表面进行表面预处理，使得与电介质表面接触的阈值开关层表面具有更多的界面态，从而使得阈值开关层因上、下表面的较大界面态差异而在初始沉积状态即引入极性界面影响，进而使得阈值开关层在正负向电操作时的阈值态差异更显著；本发明大大提高了阈值增量，更适合用于大规模OTS‑only存储器阵列。
-
公开(公告)号：CN116828969A
公开(公告)日：2023-09-29
申请号：CN202210273413.1
申请日：2022-03-18
Abstract: 本申请公开了选通管材料、相变存储芯片、存储设备及电子设备，属于半导体存储技术领域。该选通管材料包括Te元素和掺杂元素，Te元素的原子百分含量大于或等于85％，余量为掺杂元素；掺杂元素被配置为使选通管材料保持Te元素的双向阈值开关特性，且掺杂元素的热稳定参数满足阈值条件，使得掺杂元素在Te元素的相变温度下保持稳定。将本公开实施例提供的上述富Te元素的选通管材料用于选通管单元时，选通管单元至少具有以下优点：循环寿命长、关态漏电流低、开态电流高、开启速度快、无安全隐患。
-
公开(公告)号：CN111029362B
公开(公告)日：2023-07-18
申请号：CN201911102925.6
申请日：2019-11-12
Applicant: 华中科技大学
IPC: H10B63/10
Abstract: 本发明公开了一种高密度的相变存储器三维集成电路结构的制备方法，其特征在于，包括如下步骤：S1、制备选通管单元；S2、在选通管单元的顶电极上方制备中间电极，且电极方向相交；S3、在中间电极的上方制备n个相变存储单元，其n为整数，n≥2，n个相变存储单元并列排布，各自的底电极均形成于中间电极上方，并与中间电极的电极方向相交，将选通管单元与n个相变存储单元串联起来。本方法在阵列集成过程中可以与存储单元垂直多层堆叠，不需要占用额外的面积，大大增加空间利用面积，从而能够极大地增加存储密度；同时，两端存储器与选通管集成的结构具有三维方向上的堆叠能力，可以进一步提高存储密度。
-
公开(公告)号：CN111403600B
公开(公告)日：2022-02-15
申请号：CN202010229226.4
申请日：2020-03-27
Applicant: 华中科技大学
Abstract: 本发明属于相变存储器领域，具体涉及一种大规模集成神经网络系统及其突触权重控制方法，系统包括多个类超晶格相变突触；类超晶格相变突触包括：相变材料功能层，以及设置于该相变材料功能层上下两侧面上的上层电极和下层电极，其中相变材料功能层为由两种相变材料层层叠式交替生长得到；当向突触施加电脉冲操作时，相变材料功能层渐变到不同的多晶态或非晶态，对应得到多个电导值，每个电导值作为所述突触的一个权重值。本发明在神经网络中引入类超晶格相变突触，其类超晶格交替生长的结构具有低功耗以及在擦除操作过程中具有渐变特性的良好性能，极大提高了突触器件的性能，进而可以很好的应用在神经网络中。
-
Patent Agency Ranking
公开(公告)号：CN110911558B
公开(公告)日：2021-06-08
申请号：CN201911046660.2
申请日：2019-10-30
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明公开了一种具有新型结构与材料的VOx选通管，包括一第一金属电极层、一银导电介质层、一硫系材料层、一VOx材料层和一第二金属电极层；通过在VOx和底电极之间加一层硫系材料层和一银导电介质层，三者共同构成选通管器件的开关层，可以改善选通管的开关性能。在向选通管施加电压或电流激励的时候，银扩散进入硫系材料层，可以在硫系材料中形成导电丝，这样会使电流只流过导电丝，并抑制其它区域的电流，由于导电丝很细，可以局部加热VOx材料，使部分VOx材料发生金属态到绝缘态的转化，从而使选通管导通，这样可以使选通管的阈值电压或阈值电流显著降低，而且可以增大选通管的关态电阻，从而显著提高器件的开关比，并更好的抑制器件的漏电流。
-
公开(公告)号：CN112652713A
公开(公告)日：2021-04-13
申请号：CN202011476276.9
申请日：2020-12-15
Applicant: 华中科技大学
Abstract: 本发明公开了一种具有类超晶格结构的选通管及其制备方法，属于微纳米电子技术领域。该选通管包括衬底、以及依次层叠在衬底上的第一金属电极层、类超晶格层以及第二金属电极层，类超晶格层包括周期性交替层叠的n+1个第一子层和n个第二子层，第一子层的材料为非晶碳，第二子层的材料为具有选通性能的硫系化合物。第一子层的非晶碳作为缓冲层与第一金属电极层和第二金属电极层接触，可以阻止高温导致的具有选通性能的硫系化合物材料中的原子漂移，还可以避免引入新材料交叉污染。由于非晶碳的低热导率，本申请的选通管不仅能够保证选通管阈值电压不受影响，还使得与相变存储单元集成后，相变材料融化时扩散到选通管单元的热量更小。
-
公开(公告)号：CN111029362A
公开(公告)日：2020-04-17
申请号：CN201911102925.6
申请日：2019-11-12
Applicant: 华中科技大学
IPC: H01L27/24
Abstract: 本发明公开了一种高密度的相变存储器三维集成电路结构的制备方法，其特征在于，包括如下步骤：S1、制备选通管单元；S2、在选通管单元的顶电极上方制备中间电极，且电极方向相交；S3、在中间电极的上方制备n个相变存储单元，其n为整数，n≥2，n个相变存储单元并列排布，各自的底电极均形成于中间电极上方，并与中间电极的电极方向相交，将选通管单元与n个相变存储单元串联起来。本方法在阵列集成过程中可以与存储单元垂直多层堆叠，不需要占用额外的面积，大大增加空间利用面积，从而能够极大地增加存储密度；同时，两端存储器与选通管集成的结构具有三维方向上的堆叠能力，可以进一步提高存储密度。
-
公开(公告)号：CN110943102A
公开(公告)日：2020-03-31
申请号：CN201911101947.0
申请日：2019-11-12
Applicant: 华中科技大学
Abstract: 本发明公开了一种高密度的相变存储器三维集成电路结构，其特征在于：包括选通管单元和n个相变存储单元，其n为整数，n≥2；所述选通管单元的第一端接地，第二端同时与所述n个相变存储单元相连；所述n个相变存储单元并列排布，各相变存储单元的一端共同连接在所述选通管单元的第二端，各相变存储单元的另一端分别连接各自的位线。本发明提出的1SnR结构，在阵列集成过程中可以与存储单元垂直多层堆叠，不需要占用额外的面积，大大增加空间利用面积，从而能够极大地增加存储密度；同时，两端存储器与选通管集成的结构具有三维方向上的堆叠能力，可以进一步提高存储密度。
-
公开(公告)号：CN110911558A
公开(公告)日：2020-03-24
申请号：CN201911046660.2
申请日：2019-10-30
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明公开了一种具有新型结构与材料的VOx选通管，包括一第一金属电极层、一银导电介质层、一硫系材料层、一VOx材料层和一第二金属电极层；通过在VOx和底电极之间加一层硫系材料层和一银导电介质层，三者共同构成选通管器件的开关层，可以改善选通管的开关性能。在向选通管施加电压或电流激励的时候，银扩散进入硫系材料层，可以在硫系材料中形成导电丝，这样会使电流只流过导电丝，并抑制其它区域的电流，由于导电丝很细，可以局部加热VOx材料，使部分VOx材料发生金属态到绝缘态的转化，从而使选通管导通，这样可以使选通管的阈值电压或阈值电流显著降低，而且可以增大选通管的关态电阻，从而显著提高器件的开关比，并更好的抑制器件的漏电流。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.027 seconds)
