公开(公告)号：CN101931008A

公开(公告)日：2010-12-29

申请号：CN201010225638.7

申请日：2010-07-13

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  伍青青 ,  罗杰馨 ,  肖德元 ,  王曦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/42384 ,  H01L21/266 ,  H01L29/66575 ,  H01L29/7833 ,  H01L29/78612

Abstract: 本发明公开了一种具有体接触结构的PD SOI器件，该器件的有源区包括：栅区、体区、N型源区、N型漏区、体接触区以及硅化物；所述N型源区和N型漏区相对的分别位于所述体区前部的两侧，所述体接触区位于所述体区后部一侧与所述N型源区并排，所述硅化物位于所述体接触区及所述N型源区之上并同时与它们相接触，所述栅区为倒L型，位于所述体区之上，由所述体区的后部向外引出。该器件的体接触制作在源区与栅极引出的交界处，在有效抑制浮体效应的同时，还具有不会增加芯片面积，消除了传统体接触结构增加芯片面积的缺点，并具有制造工艺简单与常规CMOS工艺相兼容等优点。

公开(公告)号：CN101916776A

公开(公告)日：2010-12-15

申请号：CN201010225623.0

申请日：2010-07-13

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  罗杰馨 ,  伍青青 ,  肖德元 ,  王曦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/78612

Abstract: 本发明公开了一种具有BTS结构的SOIMOS器件及其制作方法。该SOIMOS器件的源区包括：两个重掺杂N型区、位于两个重掺杂N型区之间的重掺杂P型区、位于两个重掺杂N型区和重掺杂P型区之上的硅化物、以及与该硅化物相连的浅N型区；该重掺杂P型区与其上的硅化物形成欧姆接触，释放SOIMOS器件在体区积累的空穴，从而有效抑制SOIMOS器件的浮体效应，不增加芯片面积，并消除了传统BTS结构降低有效沟道宽度的缺点。制作时先通过离子注入的方法形成重掺杂P型区，再在源区表面形成金属，通过热处理使金属与其下的Si反应生成硅化物。该制造工艺简单与常规CMOS工艺相兼容。

公开(公告)号：CN101872737A

公开(公告)日：2010-10-27

申请号：CN201010102139.9

申请日：2010-01-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  罗杰馨 ,  伍青青 ,  肖德元 ,  王曦

IPC: H01L21/74 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/78612 ,  H01L21/266 ,  H01L29/1087 ,  H01L29/66772 ,  H01L29/78624

Abstract: 本发明公开了一种抑制SOI浮体效应的MOS结构，其包括：衬底、位于衬底之上的埋层绝缘层、位于埋层绝缘层之上的有源区；所述有源区包括体区、分别位于体区两端的第一导电类型源区和第一导电类型漏区；在体区之上设有栅区，其中，所述有源区还包括位于第一导电类型源区与埋层绝缘层之间的重掺杂第二导电类型区。制作本结构时，可通过掩膜版向第一导电类型源区的位置进行离子注入，使第一导电类型源区下部、埋层绝缘层之上的区域形成重掺杂第二导电类型区。本发明在有效抑制浮体效应的同时，具有不会增加芯片面积，制造工艺与常规CMOS工艺相兼容等优点。

公开(公告)号：CN101794712A

公开(公告)日：2010-08-04

申请号：CN201010102138.4

申请日：2010-01-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  罗杰馨 ,  陈静 ,  伍青青 ,  王曦

IPC: H01L21/336 ,  H01L21/74

CPC classification number: H01L21/26586 ,  H01L29/66545 ,  H01L29/78615

Abstract: 本发明公开了一种大角度离子注入抑制SOI MOS器件浮体效应的方法，其特征在于：对具有埋层绝缘层的NMOS结构以倾斜的方式进行离子注入，使所述NMOS结构的源区下部，所述埋层绝缘层之上的区域形成重掺杂的P型区，进行所述离子注入时以垂直于所述NMOS结构表面的竖直面为基准，倾斜角度在大于15度小于等于45度的范围内。本发明通过大角度离子注入的方法，在源区下方制备重掺杂的P型区，源区下方的重掺杂P区与重掺杂的N型源区形成隧道结，从而有效抑制浮体效应，同时还具有不会增加芯片面积，制造工艺简单，与常规CMOS工艺相兼容等优点。

公开(公告)号：CN105489608B

公开(公告)日：2019-02-01

申请号：CN201610008065.X

申请日：2016-01-07

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  何伟伟 ,  伍青青 ,  罗杰馨 ,  王曦

IPC: H01L27/11 ,  H01L21/8244 ,  G11C11/413

Abstract: 本发明提供一种SOI双端口SRAM单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三、第四、第五及第六NMOS晶体管组成。本发明的SRAM单元中，组成第一、第二反相器的四个晶体管均采用L型栅，且L型栅的弯折角外侧区域设有重掺杂体接触区。本发明可以在牺牲较小单元面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。本发明制造工艺不引入额外掩膜板、与现有逻辑工艺完全兼容，单元内部采用中心对称结构，不仅有利于MOS管的尺寸和阈值电压等匹配，还有利于形成阵列，方便全定制SRAM芯片。

公开(公告)号：CN101916776B

公开(公告)日：2015-07-22

申请号：CN201010225623.0

申请日：2010-07-13

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  罗杰馨 ,  伍青青 ,  肖德元 ,  王曦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/78612

Abstract: 本发明公开了一种具有BTS结构的SOIMOS器件及其制作方法。该SOIMOS器件的源区包括：两个重掺杂N型区、位于两个重掺杂N型区之间的重掺杂P型区、位于两个重掺杂N型区和重掺杂P型区之上的硅化物、以及与该硅化物相连的浅N型区；该重掺杂P型区与其上的硅化物形成欧姆接触，释放SOI MOS器件在体区积累的空穴，从而有效抑制SOI MOS器件的浮体效应，不增加芯片面积，并消除了传统BTS结构降低有效沟道宽度的缺点。制作时先通过离子注入的方法形成重掺杂P型区，再在源区表面形成金属，通过热处理使金属与其下的Si反应生成硅化物。该制造工艺简单与常规CMOS工艺相兼容。

公开(公告)号：CN102916041B

公开(公告)日：2015-03-25

申请号：CN201210458192.1

申请日：2012-11-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 罗杰馨 ,  陈静 ,  伍青青 ,  柴展 ,  余涛 ,  吕凯 ,  王曦

IPC: H01L29/737 ,  H01L21/331

Abstract: 本发明提供一种基于SOI的锗硅异质结双极晶体管及其制作方法。该基于SOI的锗硅异质结双极晶体管，其包括背衬底、位于背衬底上的埋氧化层以及形成于该埋氧化层上的有源区和隔离区；所述有源区一端形成有集电极，其余部分形成集电区，所述集电区与所述隔离区上形成有基区，所述基区上形成有发射极和基极，所述发射极和基极分别被侧墙氧化层包围；所述集电区包括掺杂硅膜以及位于所述掺杂硅膜下部的重掺杂第一多晶硅层。本发明的基于SOI的锗硅异质结双极晶体管及其制作方法利用高剂量的Si离子注入，在SOI的顶层硅膜与埋氧层交界的地方形成多晶硅，多晶硅层降低了集电极电阻，从而有效提高了基于SOI的SiGe HBT器件的截止频率。

公开(公告)号：CN102147828B

公开(公告)日：2013-06-26

申请号：CN201110072207.6

申请日：2011-03-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  伍青青 ,  罗杰馨 ,  柴展 ,  王曦

IPC: G06F17/50

CPC classification number: G06F17/5036

Abstract: 本发明公开了一种体引出结构的SOI场效应晶体管的等效电学模型及其建模方法，该等效电学模型由内部场效应晶体管和外部场效应晶体管并联组成，其中将所述体引出结构SOI场效应晶体管分为体引出部分和主体部分，内部场效应晶体管代表体引出部分的寄生晶体管，外部场效应晶体管代表主体部分的正常晶体管。本发明提出的等效电学模型完整地包括了体引出结构SOIMOSFET器件物理结构的各个部分，即体引出部分和主体部分对其电学特性的影响，提高了模型对器件电学特性的拟合效果。

公开(公告)号：CN101916726B

公开(公告)日：2012-10-10

申请号：CN201010220198.6

申请日：2010-07-06

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  罗杰馨 ,  伍青青 ,  肖德元 ,  王曦

IPC: H01L21/336 ,  H01L21/3205 ,  H01L29/78

CPC classification number: H01L29/78654 ,  H01L29/78612

Abstract: 本发明公开了一种抑制SOI浮体效应的MOS结构的制作方法。本发明方法制作的SOIMOS结构，其有源区包括：体区、N型源区、N型漏区、重掺杂P型区；其N型源区由硅化物和与之相连的N型Si区两部分组成；所述重掺杂P型区位于硅化物与绝缘埋层之间，并分别与硅化物、体区、绝缘埋层及浅沟槽隔离结构相接触。制作时先通过离子注入的方法形成重掺杂P型区，再在源区的部分表面形成一层金属，通过热处理使金属与其下的Si材料反应生成硅化物。本发明通过硅化物与下方的重掺杂P区形成欧姆接触，释放SOI MOS器件在体区积累的空穴，从而抑制SOIMOS器件的浮体效应，并具有不增加芯片面积，制造工艺简单与常规CMOS工艺相兼容等优点。

公开(公告)号：CN102683217A

公开(公告)日：2012-09-19

申请号：CN201210165018.8

申请日：2012-05-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  余涛 ,  罗杰馨 ,  伍青青 ,  柴展

IPC: H01L21/336

CPC classification number: H01L29/1606 ,  H01L29/66742 ,  H01L29/78648 ,  H01L29/78684

Abstract: 本发明提供一种基于石墨烯的双栅MOSFET的制备方法，属于微电子与固体电子领域，该方法包括：在单晶硅衬底上生长一层高质量的SiO2，然后在该SiO2层上旋涂一层高聚物作为制备石墨烯的碳源；再在高聚物上淀积一层催化金属，通过高温退火，在所述SiO2层和催化金属层的交界面处形成有石墨烯；利用光刻技术及刻蚀工艺，在所述催化金属层上开窗并形成晶体管的源极和漏极；利用原子沉积系统在开窗区沉积一层高K薄膜，然后在该高K薄膜上方制备前金属栅，最后在Si衬底的背面制备金属背栅极，最终形成基于石墨烯沟道材料和高K栅介质的双栅MOSFET器件。