一种分数延时滤波器延时性能测试方法及其测试装置

    公开(公告)号:CN105891701B

    公开(公告)日:2018-09-21

    申请号:CN201610422151.5

    申请日:2016-06-08

    Abstract: 本发明公开了一种分数延时滤波器延时性能测试方法及其测试装置。该方法包括:提供相互之间存在一个延时精度值的两路测试信号;将两路测试信号分别送入延时值分别设置为零和延迟精度值的两个待测试分数延时滤波器中,并由此形成两路输出信号;比较两路输出信号:将两路输出信号相减,根据差值情况来判断评估该待测试分数延时滤波器的延时性能,或用将两路输出信号采用相关函数方法来评估;改变延时值为该延时精度值的整数倍数或改变两路测试信号的频率值,再重复以上步骤。本发明还公开应用该方法的分数延时滤波器延时性能测试装置、另一种分数延时滤波器延时性能测试方法及应用这另一种方法的分数延时滤波器延时性能测试装置。

    一种阵面波束指向快速更新的方法及装置

    公开(公告)号:CN119535344A

    公开(公告)日:2025-02-28

    申请号:CN202411613768.6

    申请日:2024-11-13

    Abstract: 本发明公开了一种阵面波束指向快速更新的方法及装置,包括:获取一组或多组波束指向数据包以及CPI脉冲触发信号,并基于CPI脉冲触发信号将一组或多组波束指向数据包写入RAM存储区;获取PRI脉冲触发信号,并基于PRI脉冲触发信号、每组波束指向大循环配置次数以及每组波束指向小循环配置次数,按预设的配置参数数据包从RAM存储区依次读取已完成写入的波束指向数据包,并基于波束指向数据包同步更新阵面对应的TR通道的幅度和相位,以实现波束指向的快速更新。本申请的阵面波束指向快速更新的方法及装置在不增加硬件成本条件下,可同时兼顾传统单组波束指向实时更新切换模式。节省了布相时间较长的LVDS波控码传输时间。

    一种基于热电制冷片的FPGA散热装置及其散热方法

    公开(公告)号:CN114284222B

    公开(公告)日:2025-01-21

    申请号:CN202111530997.8

    申请日:2021-12-15

    Abstract: 一种基于热电制冷片的FPGA散热装置及其散热方法,属于FPGA芯片散热技术领域,解决热电制冷片用于FPGA芯片散热时存在的热量饱和以及功耗高的问题;本发明通过将平板型散热片紧贴于FPGA芯片上,将四片热电制冷片分布于平板型散热片四角紧密贴放,热电制冷片和电源分别连接三极管的发射极和集电极,FPGA芯片控制信号与三极管的基极相连,根据FPGA芯片温度的高低,FPGA芯片的控制端口产生使能信号控制引三极管的通断,实现热电制冷片的自适应控制,按照两种不同的散热路径工作,避免了热电制冷片存在的热量饱和及功耗高;本发明散热装置简单,成本低,适用于FPGA信号处理板等集成密度高、发热量大、结构紧凑的电路板上的高热流密度元器件的散热。

    一种多通道超宽带欠采样瞬时测频方法

    公开(公告)号:CN115792372A

    公开(公告)日:2023-03-14

    申请号:CN202211405013.8

    申请日:2022-11-10

    Abstract: 一种多通道超宽带欠采样瞬时测频方法,属于宽带数字雷达技术领域,解决多信号频谱重叠的问题;对于多路具有不同延时通道的方案,采用相位测频结合余数定理对输入信号频率进行解模糊;对于非fs/2附近的信号,通过不同通道间的延时差进行相位测频可分频段针对性求解,对于fs/2附近的信号利用分时采样方法实现多速率采样,通过余数定理进对FFT测频结果进行过阈判别和参数匹配,最终解模糊完成发出PDW信号;本发明的方法不需要提供高速伪随机序列,具有硬件可实现性,相比于现有技术具有体积小、不需要进行信道化、算法实现复杂度低、鲁棒性强、解模糊能力强的特点,可以实现0至18G瞬时带宽指标下雷达信号的高精度欠采样频率估计。

    一种数字阵列雷达噪声非相干时钟源

    公开(公告)号:CN114265021A

    公开(公告)日:2022-04-01

    申请号:CN202111376406.6

    申请日:2021-11-19

    Abstract: 本发明公开了一种数字阵列雷达噪声非相干时钟源,包括数字锁相环单元、时钟输出单元及高精度时钟源,所述数字锁相环单元将同步时钟与输出端反馈回来的时钟比较得到相位差以后转换为时钟补偿信号,将该时钟补偿信号与高精度时钟源输出的高精度时钟叠加输出给时钟输出单元,时钟输出单元接收数字锁相环单元输出的时钟信号并进行分频处理,输出多路时钟,高精度时钟源为数字锁相环单元提供采样时钟;本发明的优点在于:非相干噪声占时钟源组合噪声中的主导因素,大幅提高大型数字阵列雷达的合成信噪比得益。

    一种基于SERDES的数据复合时序传输方法

    公开(公告)号:CN114024609A

    公开(公告)日:2022-02-08

    申请号:CN202111333933.9

    申请日:2021-11-11

    Abstract: 本发明提供一种基于SERDES的数据复合时序传输方法,包括:发送端和接收端传送相位关系固定的低速时钟,两边该低速时钟相参且有稳定的相位关系;发射端利用低速时钟产生时序;在时序信息的变化沿,在发射的数据流中添加特殊数据段;经过SERDES并串转换、编码、电光转换、光纤传输、光电转换、SERDES串并转换、解码;接收端利用SERDES恢复的高速用户时钟搜索发射数据流中添加的特殊数据段,并送出标记信息;接收端利用低速时钟同步上述标记信息,即获得时序信息。本发明利用收发通道与信号处理之间基于SERDES的点对点的光通信资源,将需要通信的协议信息与需要传输的时序信息进行打包同步传输,从而为系统节省了专用时序传输网络。

    一种数字阵列模块大冗余度健康管理方法

    公开(公告)号:CN113466823A

    公开(公告)日:2021-10-01

    申请号:CN202110921118.8

    申请日:2021-08-11

    Abstract: 本发明一种数字阵列模块大冗余度健康管理方法,包括:第一步,通过校正分机,对阵面DAM进行收发校正,根据校正结果判断阵面收发通道的好坏,并保存到数据库;第二步,将DAM的故障进行分类,将不同故障点的状态信息汇总到数字收发板,由数字收发板对故障BITE进行采集,初步关联并传送给监控系统;第三步,监控系统对收到的状态信息进行取信和判断,按照不同的标准对DAM的状态信息进行分类,部分DAM的状态信息直接上报,部分DAM的状态信息按照不同的标准分类故障、关联故障;第四步,根据上述故障分类和关联关系,送界面显示。本发明的优点在于:构建了一套完整的DAM故障树,通过故障关联分析解决了DAM的健康管理和自我保护的需求,提高DAM的可靠性。

    一种分数延时滤波器延时性能测试方法及其测试装置

    公开(公告)号:CN105891701A

    公开(公告)日:2016-08-24

    申请号:CN201610422151.5

    申请日:2016-06-08

    CPC classification number: G01R31/282

    Abstract: 本发明公开了一种分数延时滤波器延时性能测试方法及其测试装置。该方法包括:提供相互之间存在一个延时精度值的两路测试信号;将两路测试信号分别送入延时值分别设置为零和延迟精度值的两个待测试分数延时滤波器中,并由此形成两路输出信号;比较两路输出信号:将两路输出信号相减,根据差值情况来判断评估该待测试分数延时滤波器的延时性能,或用将两路输出信号采用相关函数方法来评估;改变延时值为该延时精度值的整数倍数或改变两路测试信号的频率值,再重复以上步骤。本发明还公开应用该方法的分数延时滤波器延时性能测试装置、另一种分数延时滤波器延时性能测试方法及应用这另一种方法的分数延时滤波器延时性能测试装置。

Patent Agency Ranking