-
公开(公告)号：CN117252134A
公开(公告)日：2023-12-19
申请号：CN202311146846.1
申请日：2023-09-06
Applicant: 东南大学
IPC: G06F30/323 , G06F30/337 , G06F30/398 , G06N3/042 , G06N3/0464 , G06N3/092
Abstract: 本发明公开了一种数字集成电路优化方法、设备及介质，在满足一定的时序约束的前提下，通过对电路的门单元特征进行提取，采用图神经网络和强化学习方法构建漏功耗优化模型，在奖励函数的指导下，考虑漏功耗和时序变化，进行门单元阈值电压的分配，以实现对电路的优化，达到降低漏功耗的优化目标。与商用电路优化工具相比，本发明提出的数字集成电路优化方法能够应用到工程修改（ECO）阶段的电路优化中，在不增加时序违规的情况下可以取得更好的漏功耗优化效果，同时极大提升优化速度，对于提高数字集成电路漏功耗优化过程的性能具有重要意义。
-
公开(公告)号：CN117094278A
公开(公告)日：2023-11-21
申请号：CN202310898489.8
申请日：2023-07-21
Applicant: 东南大学苏州研究院
IPC: G06F30/3947 , G06F30/398
Abstract: 本发明公开了一种基于网格索引的光刻热点数据处理和检测方法，本发明首先通过构建了基于网格结构的版图索引进行版图光刻热点区域数据的快速提取，以得到具体的热点和非热点版图信息。通过设计并应用的样本处理算法将对应的版图热点信息进行几何信息均匀化和拓扑结构统一化，从而简化了热点特征的复杂性，同时保留了对于热点检测至关重要的信息。最后通过构建的目标检测模型进行光刻热点检测，从而在保证检测速度的同时，实现了高准确率。
-
公开(公告)号：CN117057306A
公开(公告)日：2023-11-14
申请号：CN202311093922.7
申请日：2023-08-29
Applicant: 东南大学苏州研究院
IPC: G06F30/398 , G06F30/392
Abstract: 本发明涉及到集成电路版图设计领域，尤其是涉及一种适用于电路仿真软件的预处理构造框架，该方法包括：对输入矩阵进行LU分解处理，结合对角线元素调整和分解插入元素筛选对分解矩阵进行调整，使用求得的分解矩阵L，U矩阵对原矩阵进行预处理，从而实现改善矩阵的谱性质，从而加速最小广义残量法的收敛。使用本方法构造的预处理子L，U对比其他方法，更加适合电路仿真软件中稀疏矩阵的分布特点，保留了原矩阵中相对较大的元素值，有效抑制了剩余矩阵的模的增大。经过这个预处理子处理的矩阵具有更小的条件数,更好的特征值分布,即矩阵的谱性质得到了更好的改善，可以加快迭代方法的收敛速度。
-
公开(公告)号：CN116861840A
公开(公告)日：2023-10-10
申请号：CN202310898490.0
申请日：2023-07-21
Applicant: 东南大学苏州研究院
IPC: G06F30/392 , G06F30/398
Abstract: 本发明提出一种基于二进制网格索引结构的填充方法及填充框架，根据芯片版图的文件内容抽取版图文件的图形信息，将图形元素按照设定的规则进行编码，使得每一个元素用一个唯一的编号来表示；然后将芯片版图中的图形元素及其位置信息按照二进制网格索引方式进行组织，结合计算机移位操作的原理，将版图划分为步长为2的整数幂的子版图区域，接着创建二维数组和链表结构存储版图图形元素；在此索引结构基础上再进行冗余金属填充，对大规模版图进行版图切割和曼哈顿多边形分解，同时对版图的可填充区域进行提取；使用密度中值法和模拟退火算法进行版图的目标密度规划；最后使用填充结构体结合最大矩形提取算法，对版图可填充区域迭代插入填充。
-
公开(公告)号：CN113326656A
公开(公告)日：2021-08-31
申请号：CN202110582508.7
申请日：2021-05-26
Applicant: 东南大学
IPC: G06F30/27 , G06F30/3312 , G06N3/04
Abstract: 本发明公开了一种数字集成电路众工艺角延时预测方法，能够应用于众工艺角下的时序签核问题中。在特征工程方面，通过膨胀卷积神经网络(Dilated CNN)对邻近工艺角下的路径延时关系进行抽取，并通过双向长短期记忆模型(Bi‑directional Long Short‑Term Memory,BLSTM)学习得到路径拓扑信息，最后，采用多门控混合专家网络模型(Multi‑gate Mixture‑of‑Experts,MMoE)输出得到多个工艺角下路径延时的预测结果。与传统机器学习方法相比，本发明通过更为有效的特征工程处理，能够在较低的仿真开销情况下，取得更高精度的预测效果，对于数字集成电路的众工艺角下时序签核具有重要意义。
-
Patent Agency Ranking
公开(公告)号：CN106452725B
公开(公告)日：2019-05-31
申请号：CN201610431897.2
申请日：2016-06-14
Applicant: 东南大学
Abstract: 本发明公开了一种基于寄存器掩码的面向AES算法的抗功耗攻击方法，在AES算法中添加随机数发生器和寄存器保护模块，寄存器保护模块包括第一异或单元、第二异或单元和寄存器。更新寄存器中的中间结果时，将需要保存的中间结果与随机数异或之后保存到寄存器中，同时保存该随机数；读取寄存器中的中间结果时，在将寄存器中的值读取并与保存的随机数进行异或。该方法保证寄存器中的存储值具有随机性，有效的隐藏了AES密码算法中的汉明距离泄露，可以有效的抵抗基于汉明距离模型的功耗攻击。
-
公开(公告)号：CN105897399B
公开(公告)日：2019-01-29
申请号：CN201610412868.1
申请日：2016-06-14
Applicant: 东南大学
Abstract: 本发明公开了一种基于寄存器掩码的面向DES算法的抗功耗攻击方法，在DES算法中添加随机数发生器、左寄存器保护模块和右寄存器保护模块，左寄存器保护模块包括第一左异或单元、第二左异或单元和左寄存器，右寄存器保护模块包括第一右异或单元、第二右异或单元和右寄存器。更新寄存器中的中间结果时，将需要保存的中间结果与随机数异或之后保存到寄存器中，同时保存该随机数；读取寄存器中的中间结果时，在将寄存器中的值读取并与保存的随机数进行异或。该方法保证寄存器中的存储值具有随机性，有效的隐藏了DES密码算法中的汉明距离泄露，可以有效的抵抗基于汉明距离模型的功耗攻击。
-
公开(公告)号：CN104933008B
公开(公告)日：2018-12-14
申请号：CN201510355175.9
申请日：2015-06-24
Applicant: 东南大学
IPC: G06F15/16
Abstract: 本发明公开了一种可重构系统和可重构阵列结构及其应用，包括：输入和输出单元，通过二者使数据在计算阵列的行结构之间传递；计算单元行，由多个算术逻辑单元组成，算术逻辑单元接受配置，实现相应计算功能；互连单元，由行输入多路选择器和置换网络构成，行输入多路选择器负责选择输入送到置换网络，置换网络负责对输入按任意无重复模式进行置换并输出；查找表单元，根据每行可重构单元的输出结果进行查表操作，将查表结果输出至下一行。本发明提供了一种适用于分组密码算法的可重构阵列结构，可以降低流水线深度，提高硬件资源利用率，从而优化分组密码算法中的置换操作，实现分组密码算法的高效处理。
-
-
公开(公告)号：CN103970720B
公开(公告)日：2018-02-02
申请号：CN201410241289.6
申请日：2014-05-30
Applicant: 东南大学
IPC: G06F17/16
Abstract: 本发明公开了一种基于大规模粗粒度嵌入式可重构系统及其处理方法，其包括：系统总线、配置总线、嵌入式微处理器、数据存储器、可重构处理器、重构控制器、中断控制器和直接存储器访问控制器。该方法针对常用的矩阵求逆算法，在可重构处理器中设计了4个特殊的可重构阵列和一个片上数据传输单元，通过将矩阵求逆算法映射到包含多个基本运算的可重构阵列上，提高运算并行度，从而提升运算效率。同时，通过片上数据传输网络优化了阵列间的数据交换。
-
-
-
-
-
-
-
-
-
Search Results
148
records
(took 0.075 seconds)
