-
公开(公告)号：CN105912501A
公开(公告)日：2016-08-31
申请号：CN201610299248.1
申请日：2016-05-06
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: G06F15/7882 , G06F21/72
Abstract: 本发明公开了一种基于大规模粗粒度可重构处理器的SM4?128加密算法实现方法及系统，该系统包括可重构处理器、微处理器、系统总线；所述可重构计算阵列包括可重构计算阵列块，可重构计算阵列块包括可重构阵列运算行、写端口运算行选择器、读端口运算行选择器；所述微处理器通过系统总线分别与配置控制模块的配置与控制接口，可重构处理器的输入先入先出寄存器组连接，所述输入先入先出寄存器组连接可重构计算阵列，可重构计算阵列连接输出端连接可重构处理器，输出端连接可重构处理器通过系统总线与微处理器连接。该系统及方法针对SM4?128加密算法，通过将多轮迭代在可重构处理器中部分展开和中间结果数据缓存的方式进行优化和加速。
-
公开(公告)号：CN105912501B
公开(公告)日：2018-11-06
申请号：CN201610299248.1
申请日：2016-05-06
Applicant: 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种基于大规模粗粒度可重构处理器的SM4‑128加密算法实现方法及系统，该系统包括可重构处理器、微处理器、系统总线；所述可重构计算阵列包括可重构计算阵列块，可重构计算阵列块包括可重构阵列运算行、写端口运算行选择器、读端口运算行选择器；所述微处理器通过系统总线分别与配置控制模块的配置与控制接口，可重构处理器的输入先入先出寄存器组连接，所述输入先入先出寄存器组连接可重构计算阵列，可重构计算阵列连接输出端连接可重构处理器，输出端连接可重构处理器通过系统总线与微处理器连接。该系统及方法针对SM4‑128加密算法，通过将多轮迭代在可重构处理器中部分展开和中间结果数据缓存的方式进行优化和加速。
-
公开(公告)号：CN105843774B
公开(公告)日：2018-10-02
申请号：CN201610170062.6
申请日：2016-03-23
Applicant: 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种动态多模式可配的可重构计算单元结构，应用于可重构处理器系统中。可重构处理器系统主要包括三部分：数据模块、配置模块和可重构阵列。该可重构处理器包含四个可重构阵列，每个可重构计算阵列包含48个同构计算单元。每个计算单元之间的路由结构根据配置信息实现，实现同一可重构阵列中加、减、乘、除并行执行；相较于传统的可重构计算单元结构，该结构通过精细化配置，可以高效地实现加、减、乘、除四种运算；面向不同算子，可将阵列中计算单元进行组合，从而高效地实现多种不同算法，提高了可重构处理器系统的吞吐率、灵活性和计算效率。
-
公开(公告)号：CN105975251B
公开(公告)日：2018-10-02
申请号：CN201610334436.3
申请日：2016-05-19
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F9/315
Abstract: 本发明公开了一种基于粗粒度可重构架构的DES算法轮迭代系统及迭代方法，包括系统总线、可重构处理器和微处理器；所述可重构处理器包括配置单元、输入先进先出寄存器组、输出先进先出寄存器组、通用寄存器堆、M个可重构阵列块、查找表，本发明利用可重构技术的并行性处理、运算模块独立可配置等优点，在支持一定的灵活性的同时，通过提高对DES算法的并行度以及优化流水线等方法实现了DES算法的高效运算。
-
公开(公告)号：CN105634567B
公开(公告)日：2018-09-07
申请号：CN201510971354.5
申请日：2015-12-21
Applicant: 东南大学—无锡集成电路技术研究所
IPC: H04B7/0413 , G06F15/78
Abstract: 本发明公开了一种面向MIMO检测系统的可重构计算单元微结构及配置机制，相比于传统的计算单元微结构具有更高效的流水结构和更灵活的配置机制。整个计算单元微结构由多级流水级构成，每级流水级中的每个基本操作单元都有对应的配置位。通过精细化的配置控制每级流水级，实现多种不同的运算功能，既提高了系统吞吐率又具有很强的灵活性。
-
Patent Agency Ranking
公开(公告)号：CN106021171A
公开(公告)日：2016-10-12
申请号：CN201610299347.X
申请日：2016-05-06
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: G06F15/7882 , G06F21/72
Abstract: 本发明公开了一种基于大规模粗粒度可重构处理器的SM4‑128的密钥扩展实现方法及系统，该系统包括可重构处理器、微处理器、系统总线；所述可重构计算阵列包括可重构计算阵列块，可重构计算阵列块包括可重构阵列运算行、写端口运算行选择器、读端口运算行选择器；所述微处理器通过系统总线分别与配置控制模块的配置与控制接口，可重构处理器的输入先入先出寄存器组连接，所述输入先入先出寄存器组连接可重构计算阵列，可重构计算阵列连接输出端连接可重构处理器，输出端连接可重构处理器通过系统总线与微处理器连接。本发明针对SM4‑128密钥扩展方法，通过将多轮迭代在可重构处理器中部分展开和中间结果数据缓存的方式进行优化和加速。
-
公开(公告)号：CN115967484B
公开(公告)日：2025-05-16
申请号：CN202211696961.1
申请日：2022-12-28
Applicant: 东南大学
IPC: H04L9/06
Abstract: 本发明针对循环体内以及多轮循环体间的数据通信进行分析设计，提供了一种基于可重构密码算法的共享平衡算子循环阵列映射方法。本发明采用平衡节点算子方式对映射图进行优化，使其拥有最小的迭代间隔和最大的流水性能，解决了手工配置流水性能差的问题，节约了大量的人力脑力劳动，不需要人工计算手动添加平衡算子节点。本发明采用共享平衡节点算子的方案处理多扇出的算子平衡节点，使得计算资源最小化以及性能最大化。采用存储数据单元SREG进行传递数据通信，解决了循环体间数据的通信占用较多传递算子资源的问题，节约了大量的硬件资源，进一步提升了流水性能。
-
公开(公告)号：CN115967484A
公开(公告)日：2023-04-14
申请号：CN202211696961.1
申请日：2022-12-28
Applicant: 东南大学
IPC: H04L9/06
Abstract: 本发明针对循环体内以及多轮循环体间的数据通信进行分析设计，提供了一种基于可重构密码算法的共享平衡算子循环阵列映射方法。本发明采用平衡节点算子方式对映射图进行优化，使其拥有最小的迭代间隔和最大的流水性能，解决了手工配置流水性能差的问题，节约了大量的人力脑力劳动，不需要人工计算手动添加平衡算子节点。本发明采用共享平衡节点算子的方案处理多扇出的算子平衡节点，使得计算资源最小化以及性能最大化。采用存储数据单元SREG进行传递数据通信，解决了循环体间数据的通信占用较多传递算子资源的问题，节约了大量的硬件资源，进一步提升了流水性能。
-
公开(公告)号：CN115080055A
公开(公告)日：2022-09-20
申请号：CN202210679223.X
申请日：2022-06-15
Applicant: 东南大学
Abstract: 本发明公开了一种面向信息安全应用的可重构系统芯片编译器、自动编译方法，所述方法包括如下步骤：首先输入密码算法的源程序，然后执行源程序的软件编译功能语法检查，当检查结果通过后采用编译器编译映射，接着采用仿真器运行仿真执行密码算法，由仿真器阵列生成配置码，最后使用仿真器生成的二进制配置码文件来指导硬件行为操作。可重构系统芯片编译器包括源程序输入模块、软件编译功能验证模块、编译映射模块，仿真执行模块、配置码生成模块、硬件调试模块。通过实施本发明，解决现有映射技术不够成熟的情况下，对算法映射人员要求高，算法映射时间周期长，仿真调试困难以及对硬件变化包容性差的问题。
-
公开(公告)号：CN115016765A
公开(公告)日：2022-09-06
申请号：CN202210774431.8
申请日：2022-07-01
Applicant: 东南大学
Abstract: 本发明公开了一种基于NLP表征的高性能Montgomery模乘方法，输入a，b的乘积T；其中TH为T的高256位，TL为T的带有进位信号的低257位部分；计算TL、p的乘积M，二阶NLP表征的乘法仅计算出M的低256位ML；计算ML和invp的乘积Q其中QH为Q的高256位，QL为Q的带有进位信号的低257位部分；QL[255]和TL[255]逻辑或是否为1，若为1则C＝TH+QH+1，若为0则C＝TH+QH；判断C是否大于p，若大于p则输出C‑p，否则输出C。本发明对部分乘法高位数进行忽略，同时提出进位保留累加拆分，即满足功能，同时提高模乘器在性能、功耗和面积上的优势。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.061 seconds)
