-
公开(公告)号：CN103488585A
公开(公告)日：2014-01-01
申请号：CN201310451404.8
申请日：2013-09-27
Applicant: 东南大学
Abstract: 本发明公开一种用于实现可重构系统中配置信息缓存更新的控制器，包括配置信息缓存单元，片外存储接口模块和缓存控制单元；配置信息缓存单元：用于缓存一段时间内可能被某个或某几个可重构阵列使用的配置信息；片外存储接口模块：用于从外部存储器中读取配置信息发送到上述配置信息缓存单元中；缓存控制单元：用于控制可重构阵列的重构过程，包括将算法应用中的各个子任务映射到某个可重构阵列上，以及设置配置信息缓存单元的优先级策略，并根据LRU_FRQ替换策略对配置信息缓存单元中的配置信息进行替换。并提供了实现可重构系统中配置信息缓存更新的方法，采用LRU_FRQ替换策略更新缓存，改变了传统的更新配置信息缓存方式，提高了可重构系统的动态重构效率。
-
公开(公告)号：CN103019657A
公开(公告)日：2013-04-03
申请号：CN201210584470.8
申请日：2012-12-31
Applicant: 东南大学
IPC: G06F9/38
Abstract: 本发明公开了一种支持数据预取与重用的可重构系统，包括可重构阵列、数据预取与重用模块和数据流控制模块。数据预取与重用模块可以记录数据流访问行为，采用动态自启发的预取方法，同时结合传统的数据重用方法，能够实现如下两种访存管理方式：比较最近两次访存地址，动态计算得到预取地址，在数据传输的空隙，实现数据预取操作；缓存现有数据和预取数据，并判断最新的访存数据是否在重用数据空间，直接反馈缓存的数据。本发明可以达到良好的访存效率，同时可以避免复杂的硬件实现和对编译器的复杂要求。
-
公开(公告)号：CN114819074B
公开(公告)日：2024-11-12
申请号：CN202210408581.7
申请日：2022-04-19
Applicant: 东南大学
IPC: H04N13/128 , G06N3/0464 , G06N3/08 , G06T3/4007 , G06T7/593
Abstract: 本发明公开了一种全二值卷积的极少计算量的端到端双目立体匹配网络(PBCStereo)，用于双目深度估计任务。基于二值卷积模块、二值上采样模块、输入层编码方法的设计，PBCStereo中的所有卷积过程都为二值卷积。与其他依赖于浮点卷积的双目立体匹配方法相比，PBCStereo节省了10倍以上的计算次数，对于输入分辨率为512*256的输入图像对，PBCStere完成深度估计的计算量开销仅为0.64G OPs。因此，PBCStereo更容易被部署在计算资源受限的边缘设备上，同时它在SceneFlow与KITTI数据集上也实现了相当的准确性，SceneFlow上的端点误差为1.84，KITTI 2012上的三像素点误差百分比为4.46％，KITTI 2015上的三像素点误差百分比为4.73％。
-
公开(公告)号：CN114819073A
公开(公告)日：2022-07-29
申请号：CN202210408573.2
申请日：2022-04-19
Applicant: 东南大学
Abstract: 本发明提供一种无计算增量但提高精度的RepConv通用卷积模块及使用策略，RepConv卷积模块用于替换原始卷积模块，以不增加参数量与卷积计算量为前提，通过各种手段扩充原始卷积模块的通道数量，增加网络表达能力，提高网络精度。本发明将二值化网络中的普通卷积模块通过本发明所述的使用策略替换为RepConv卷积模后，可在不增加计算量的情况下，大幅度提高二值化网络的精度。
-
公开(公告)号：CN106484519B
公开(公告)日：2019-11-08
申请号：CN201610889217.1
申请日：2016-10-11
Applicant: 东南大学苏州研究院
Abstract: 本发明公开了一种异步线程重组方法及基于该方法的SIMT处理器，通过在不同线程组之间异步交换线程，消除线程组内的任务差异性，从而避免SIMD阵列中处理单元的闲置，提高GPU的性能。该方法在SIMT处理器中增加了两个功能单元：重组缓冲区、线程组槽。该方法借助重组缓冲区异步生成重组方案，使用线程组槽存储重组方案。与现有的线程重组方法相比，该异步方法不会带来线程组同步操作产生的SIMD流水线停顿，可使SIMT处理器取得更高性能。
-
Patent Agency Ranking
公开(公告)号：CN103488585B
公开(公告)日：2016-03-16
申请号：CN201310451404.8
申请日：2013-09-27
Applicant: 东南大学
IPC: G06F12/122 , G06F9/445
Abstract: 本发明公开一种用于实现可重构系统中配置信息缓存更新的控制器，包括配置信息缓存单元，片外存储接口模块和缓存控制单元；配置信息缓存单元：用于缓存一段时间内可能被某个或某几个可重构阵列使用的配置信息；片外存储接口模块：用于从外部存储器中读取配置信息发送到上述配置信息缓存单元中；缓存控制单元：用于控制可重构阵列的重构过程，包括将算法应用中的各个子任务映射到某个可重构阵列上，以及设置配置信息缓存单元的优先级策略，并根据LRU_FRQ替换策略对配置信息缓存单元中的配置信息进行替换。并提供了实现可重构系统中配置信息缓存更新的方法，采用LRU_FRQ替换策略更新缓存，改变了传统的更新配置信息缓存方式，提高了可重构系统的动态重构效率。
-
公开(公告)号：CN103019657B
公开(公告)日：2015-09-16
申请号：CN201210584470.8
申请日：2012-12-31
Applicant: 东南大学
IPC: G06F9/38
Abstract: 本发明公开了一种支持数据预取与重用的可重构系统，包括可重构阵列、数据预取与重用模块和数据流控制模块。数据预取与重用模块可以记录数据流访问行为，采用动态自启发的预取方法，同时结合传统的数据重用方法，能够实现如下两种访存管理方式：比较最近两次访存地址，动态计算得到预取地址，在数据传输的空隙，实现数据预取操作；缓存现有数据和预取数据，并判断最新的访存数据是否在重用数据空间，直接反馈缓存的数据。本发明可以达到良好的访存效率，同时可以避免复杂的硬件实现和对编译器的复杂要求。
-
公开(公告)号：CN103455367A
公开(公告)日：2013-12-18
申请号：CN201310338040.2
申请日：2013-08-05
Applicant: 东南大学
Abstract: 本发明公开了一种用于实现可重构系统中多任务调度的管理单元和方法，包括任务生成模块、任务解析模块和任务发送接口模块；所述任务生成模块：用于生成可重构阵列的任务，包括配置可重构阵列功能的配置信息、配置数据流的配置信息、相应的目标可重构阵列编号以及任务编号；所述任务解析模块：用于缓存并解析任务中包含的目标可重构阵列编号及任务编号；所述任务发送接口模块：用于传送任务给相应的可重构阵列，当任务解析模块中发现任务的目标可重构阵列相同时，将该任务同时发送给多个可重构阵列。本发明提高复杂的可重构系统动态重构效率。
-
公开(公告)号：CN103034455A
公开(公告)日：2013-04-10
申请号：CN201210535995.2
申请日：2012-12-13
Applicant: 东南大学
CPC classification number: G06F12/0862
Abstract: 本发明公开了一种基于预先解码分析的数据信息缓存管理系统，包括流媒体处理器模块、数据信息预取FIFO模块、数据信息缓存单元和数据信息缓存控制器模块。本发明还公开了一种利用如上所述基于预先解码分析的数据信息缓存管理系统的管理方法。本发明通过尽量利用重复数据，减少数据传输时间，减少数据带宽占用及在外部存储器中的换行延迟，以提高大规模粗粒度可重构系统的数据访问效率，使得性能提升。
-
公开(公告)号：CN102855197A
公开(公告)日：2013-01-02
申请号：CN201210242326.6
申请日：2012-07-12
Applicant: 东南大学
IPC: G06F12/08
Abstract: 本发明公开了一种面向大规模粗粒度可重构系统存储系统的实现方法，其中粗粒度可重构系统包括一个以上RPU、与RPU相应的块缓存和外部存储器，块缓存内设有带控制逻辑的存储器，用于从外部存储器中预取MB；当RPU需访问的MB位于块缓存内时，可直接从块缓存中读取MB。本发明通过在粗粒度可重构系统中增加了一个块缓存，使得在H.264/MPEG2等多媒体算法中的帧数据在传输时可以按块传输到RPU中，极大的提高了数据传输效率；通过将MB及其周围数据预取到二级块缓存进行缓存，避免了直接从SDRAM/DDR中读取帧数据，提高了整个可重构系统的效率，增加了可重构系统的收益率。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.019 seconds)
