-
公开(公告)号：CN108123681B
公开(公告)日：2023-02-21
申请号：CN201710943697.X
申请日：2017-10-11
Applicant: 三星电子株式会社
IPC: H03B5/04
Abstract: 本发明是有关于振荡器控制电路、用于控制振荡器的方法、包括用于控制振荡器的电路的装置以及包括用于控制振荡器的电路的设备。所述振荡器控制电路包括零温度系数估测器，所述零温度系数估测器基于被供应至振荡器的电源电压以及由所述振荡器输出的振荡信号的频率来估测零温度系数电压。所述零温度系数电压是与所述振荡器的零温度系数条件对应的电源电压的量值。所述零温度系数估测器产生偏压控制信号以使电源电压的量值变为所述零温度系数电压。所述零温度系数估测器可通过数字运算估测所述振荡器的所述零温度系数条件，且因此可同时实现高准确率及低成本。
-
公开(公告)号：CN109150174B
公开(公告)日：2021-12-21
申请号：CN201810629742.9
申请日：2018-06-19
Applicant: 三星电子株式会社
IPC: H03L7/107
Abstract: 一种数字锁相环电路包括相位频率检测器、带宽校准器、数字环路滤波器和数字控制振荡器。相位频率检测器产生第一检测值和第二检测值，第一检测值和第二检测值中的每一个与参考信号的相位与反馈信号的相位之间的顺序相关联。带宽校准器将第二检测值的信号电平放大增益值以产生放大的检测值，并且基于第一检测值来调整增益值。数字环路滤波器基于放大的检测值来产生数字码。数字控制振荡器产生具有对应于数字码的频率的输出信号。反馈信号基于输出信号产生并被反馈到相位频率检测器。
-
Patent Agency Ranking
公开(公告)号：CN110022153A
公开(公告)日：2019-07-16
申请号：CN201811554225.6
申请日：2018-12-19
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体装置和操作半导体装置的方法。所述半导体装置包括：数字-时间转换器(TDC)，接收参考频率信号和反馈频率信号，并输出指示参考频率信号与反馈频率信号之间的时间差的第一数字信号；数字环路滤波器(DLF)，输出通过对第一数字信号进行滤波生成的第二数字信号；乘法器电路，输出第三数字信号和最终测试信号中的一个，第三数字信号通过使用乘法系数对第二数字信号执行乘法运算被生成；数控振荡器(DCO)，基于第三数字信号和最终测试信号的中的输出的所述一个来生成具有频率的振荡信号；环路增益校准器(LGC)，接收振荡信号，生成测试信号对，并使用测试信号对确定乘法系数。
-
公开(公告)号：CN109150174A
公开(公告)日：2019-01-04
申请号：CN201810629742.9
申请日：2018-06-19
Applicant: 三星电子株式会社
IPC: H03L7/107
CPC classification number: H03L7/1072 , H03L7/087 , H03L7/089 , H03L7/091 , H03L7/093 , H03L7/0992 , H03L7/1075 , H03L7/18 , H03L7/199 , H03L2207/50
Abstract: 一种数字锁相环电路包括相位频率检测器、带宽校准器、数字环路滤波器和数字控制振荡器。相位频率检测器产生第一检测值和第二检测值，第一检测值和第二检测值中的每一个与参考信号的相位与反馈信号的相位之间的顺序相关联。带宽校准器将第二检测值的信号电平放大增益值以产生放大的检测值，并且基于第一检测值来调整增益值。数字环路滤波器基于放大的检测值来产生数字码。数字控制振荡器产生具有对应于数字码的频率的输出信号。反馈信号基于输出信号产生并被反馈到相位频率检测器。
-
公开(公告)号：CN109104185A
公开(公告)日：2018-12-28
申请号：CN201810644229.7
申请日：2018-06-21
Applicant: 三星电子株式会社
IPC: H03L7/093
Abstract: 本申请提供一种数字锁相环和数字锁相环的操作方法。所述数字锁相环包括数字鉴相器、数字环路滤波器、数字控制振荡器、第一分频器、第二分频器、抖动块和数字相位域滤波器，其中，所述第一分频器基于第一分频值对振荡信号的第二频率进行分频并且输出分频结果作为具有第三频率的分频信号，所述第二分频器基于第二分频值对振荡信号的第二频率进行分频并输出分频结果作为具有最终频率的输出信号，所述抖动块接收所述分频信号并且随着所述分频信号通过的周期基于预置样式对所述第一分频值执行抖动，并且所述数字相位域滤波器在相位域中对所述分频信号执行第二低通滤波并输出所述第二低通滤波的结果作为反馈信号。
-
公开(公告)号：CN101127526A
公开(公告)日：2008-02-20
申请号：CN200710141617.5
申请日：2007-08-17
Applicant: 三星电子株式会社
Inventor： 金友石
CPC classification number: H03L7/0812 , H03L7/0891 , H03L7/18
Abstract: 一种用于将输入时钟乘以N的时钟倍频器，包括相位/频率检测器、时钟选择器以及压控延迟线。所述相位/频率检测器根据输入时钟和用于表示通过将输入时钟延迟N次而生成的信号的计数信号之间的频率/相位差生成第一控制信号和第二控制信号。所述时钟选择器基于所述输入时钟和计数信号选择输入时钟和反馈时钟中的一个。所述压控延迟线根据基于所述第一控制信号和所述第二控制信号生成的控制电压调整所选信号的延迟时间，并且基于所调整的信号输出反馈时钟。当倍频比率增加时，所述时钟倍频器不累积输入时钟和输出时钟之间的频率/相位差而运行。
-
公开(公告)号：CN1622466A
公开(公告)日：2005-06-01
申请号：CN200410103847.9
申请日：2004-10-08
Applicant: 三星电子株式会社
CPC classification number: H03L7/095 , H03L7/0891
Abstract: 公开了一种包括锁定检测的锁相环电路。该锁相环电路包括锁定检测电路。该锁定检测电路包括锁定检测启动信号发生器、锁定检测时钟发生器以及锁定检测信号发生器。当上信号和下信号的脉冲宽度达到一个预定值时，该锁定检测启动信号发生器生成锁定检测启动信号。该锁定检测时钟发生器生成基于该上信号和下信号的锁定检测时钟信号。该锁定检测信号发生器对该锁定检测时钟信号进行计数，并生成该锁定检测信号。该锁相环电路能够区分其操作范围并在该相位锁定结束时输出锁定检测信号。
-
-
-
-
-
-
Search Results
27
records
(took 0.024 seconds)
