-
公开(公告)号：CN115542620A
公开(公告)日：2022-12-30
申请号：CN202211023969.1
申请日：2022-08-24
Applicant: 西安电子科技大学芜湖研究院
IPC: G02F1/1362
Abstract: 本发明提供了一种硅基液晶显示驱动电路的部分版图结构包括多个最小像素矩阵单元，每个最小像素矩阵单元由4个完全相同的像素单元构成，4个像素单元呈2*2排列，并在垂直轴以及水平轴呈轴对称，在最小像素矩阵单元内部采用相邻像素单元共用地，4个像素单元共用电源的布局，极大的减少了pixel的面积，此外相邻的像素矩阵单元也共用一条信号的端口，并通过基本单元的复用从而可以实现高分辨率。
-
公开(公告)号：CN114414848A
公开(公告)日：2022-04-29
申请号：CN202111455857.9
申请日：2021-12-01
Applicant: 西安电子科技大学
IPC: G01P15/125
Abstract: 本发明公开了一种基于对称驱动的MEMS电容型传感器的馈通电容提取方法，所述方法包括：获取无偏压条件下的传感单元的初始电容值；对第一定极板的第一传感电极施压预设第一偏压，并获取传感单元的第一电容值；对第二定极板的第二传感电极施压预设第二偏压，并获取传感单元的第二电容值；基于初始电容值、第一电容值、第二电容值，计算得到通馈电容值。本发明能够精确地提取馈通电容值大小。
-
公开(公告)号：CN104124972A
公开(公告)日：2014-10-29
申请号：CN201410390039.9
申请日：2014-08-08
Applicant: 西安电子科技大学
IPC: H03M1/38
Abstract: 本发明提供一种基于电荷再分配的10位超低功耗逐次逼近型模数转换器，其中所述模数转换器包括：采样网络、与采样网络连接的差分电容阵列、与差分电容阵列连接的比较器、与比较器连接的逐次逼近控制逻辑；差分电容阵列包括连接比较器电路正相输入端的第一电容阵列和连接比较器电路反相输入端的第二电容阵列；第一电容阵列和第二电容阵列均由9组二进制结构的电容组成，且所有冗余电容的下极板选择连接共模电压或地，其余的8组电容选择连接共模电压、电源电压或地；逐次逼近控制逻辑的输出端控制差分电容阵列的电容开关的切换选择连接电压；第一电容阵列和第二电容阵列对输入信号进行采样且输入至比较器，比较器的比较结果输入至逐次逼近控制逻辑。
-
公开(公告)号：CN119276268A
公开(公告)日：2025-01-07
申请号：CN202411257780.8
申请日：2024-09-09
Applicant: 西安电子科技大学
IPC: H03M3/00
Abstract: 本发明公开了一种基于固定码偏移和失配误差整形技术的高精度sigma‑delta ADC，采用减法器根据当前周期的模拟信号与上一周期的反馈模拟信号生成当前周期的处理信号；采用滤波器对该处理信号滤波；采用模数转换器将滤波后的信号量化为数字码；采用固定码偏移逻辑电路根据当前周期的数字码的高四位码、上一周期的指针码和预设固定码，生成当前周期的转换的温度计码；采用失配误差整形逻辑电路根据当前周期的数字码生成两个低位数字码，在连续周期将这两个低位数字码交替输入数模转换电路的两个RDAC单元；采用数模转换电路根据当前周期的转换的温度计码和低位数字码，生成当前周期的反馈模拟信号。本发明能解决动、静态失配问题。
-
公开(公告)号：CN118677461A
公开(公告)日：2024-09-20
申请号：CN202410838772.6
申请日：2024-06-26
Applicant: 西安电子科技大学重庆集成电路创新研究院
Abstract: 本发明公开了一种高带宽时域交织模数转换器时间偏差数字后台校准方法，包括：根据带一阶补偿因子和二阶补偿因子的微分器对每个通道内数字信号的时间偏差进行多伦迭代求解，将最后一轮迭代补偿后的数字信号确定为校准后的数字信号；在每轮迭代中，具体通过上一轮迭代补偿后的数字信号估计本轮的时间误差，用带一阶补偿因子和二阶补偿因子的微分器缩小采样时间失配误差，从而完成对数字信号的一轮校准。本发明通过两个补偿因子能够弥补抽头数较低的微分器信号带宽与理想微分器的信号带宽存在的偏差，从而能够在微分器抽头数较少的情况下提高校准带宽，减少电路面积开销、降低功耗和时延。
-
Patent Agency Ranking
公开(公告)号：CN117709293A
公开(公告)日：2024-03-15
申请号：CN202311716372.X
申请日：2023-12-13
Applicant: 西安电子科技大学重庆集成电路创新研究院
IPC: G06F30/398 , G06F117/12
Abstract: 本发明提供了一种计算先进工艺CMOS集成电路互连层纵向温度分布的方法，将层间介质层中所有热流方向均视为向下平行传递；水平方向上对模型各层进行了区域划分，各区域仅接收并传递全局互连线向水平面的投影与该区域向水平面投影能够重合的这一部分全局互连线产生的热量；热流在经过互连线时所产生的温升被忽略掉。然后计算出各互连层每个区域的温升后，按照其横向几何尺寸占比将温升进行加权，得到最终仅需几何尺寸和热源功耗即可快速地近似计算任意两层互连层之间温升的方法。因此本发明可以降低计算互连层之间温升的难度和成本，并保证了计算准确率。
-
公开(公告)号：CN114018298A
公开(公告)日：2022-02-08
申请号：CN202111234468.3
申请日：2021-10-22
Applicant: 西安电子科技大学
IPC: G01D5/24
Abstract: 本发明提供一种用于MEMS电容型传感器的电容‑电压变换电路，包括：电压激励源、共模电荷控制器和电荷电压转换模块；其中，电荷电压转换模块包括：第一级差分放大器、第二级差分放大器、增益误差矫正器、有源噪声抵消器和电荷反馈单元，由于在第一级差分放大器放大预设电容传感器寄生电容的置位噪声信号后，与第一级差分放大器连接的有源噪声抵消器能够对置位噪声信号进行吸收、并且分别与有源噪声抵消器和第二级差分放大器连接的增益误差矫正器可以对第一级差分放大器及第二级差分放大器产生的增益误差加以矫正，因此在降低噪声的同时提高了增益精度，从而显著提升能效。
-
公开(公告)号：CN112398479A
公开(公告)日：2021-02-23
申请号：CN202011060615.5
申请日：2020-09-30
Applicant: 西安电子科技大学
IPC: H03M1/46
Abstract: 本发明涉及一种单通道高速高精度SAR ADC电路，包括自举开关模块、电容阵列模块、比较器模块、锁存模块和SAR逻辑控制模块，其中，自举开关模块用来控制VIN输入信号和VIP输入信号的传输；电容阵列模块，用来在自举开关模块导通时，根据采样信号将VIN输入信号和VIP输入信号采样到电容阵列模块上；比较器模块，用来比较VIN采样信号和VIP采样信号的电压，得到VIN输出信号和VIP输出信号，且得到判决结果；锁存模块，用来将若干判决结果进行暂时锁存并统一输出；SAR逻辑控制模块，根据若干判决结果生成电容阵列模块的开关切换方案。该电路结构有效的减小了高权重位电容的电压建立时间，保证了建立精度，提高了SAR ADC的数据转换率。
-
公开(公告)号：CN111130511A
公开(公告)日：2020-05-08
申请号：CN201811278702.0
申请日：2018-10-30
Applicant: 西安电子科技大学
IPC: H03K5/24
Abstract: 本发明涉及一种全数字低压低功耗钟控电压比较器，包括：反相器、延迟线、电源输入端、接地端、时钟信号端、同相电压输入端、反相电压输入端、同相电压输出端、反相电压输出端；其中，所述时钟信号端分别与所述反相器、所述延迟线连接，所述延迟线分别与所述同相电压输入端、所述反相电压输入端连接，所述电源输入端分别与所述反相器、所述延迟线连接，所述接地端分别与所述反相器、所述延迟线连接。该全数字低压低功耗钟控电压比较器，不仅能够缓解常规钟控电压比较器设计的困难，电路性能也能够通过充分利用先进纳米工艺的优点而得到提升。
-
公开(公告)号：CN104660195B
公开(公告)日：2018-05-15
申请号：CN201510114290.7
申请日：2015-03-16
Applicant: 西安电子科技大学
Abstract: 本发明提供了一种全差分轨至轨运算放大器，包括：输入级电路、第一级放大电路和第二级放大电路；输入级电路，用于将输入信号传递至第一级放大电路，其中，输入信号的共模电压大于等于零，并且小于等于电源电压值；第一级放大电路，用于将输入级电路传递的输入信号进行放大，得到一级放大输入信号，并将该一级放大输入信号传递到第二级放大电路；第二级放大电路，用于将第一级放大电路传递的一级放大输入信号进行放大，得到二级放大输入信号，并将该二级放大输入信号输出。本发明在输入信号共模电压达到电源电压的情况下，全差分轨至轨运算放大器仍能正常工作。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.024 seconds)
