公开(公告)号：CN118586198A

公开(公告)日：2024-09-03

申请号：CN202410761896.9

申请日：2024-06-13

申请人： 西安交通大学 ,  绍兴市通越宽禁带半导体研究院

发明人： 王来利 ,  王淦 ,  靳浩源 ,  董晓博 ,  李汕哲 ,  赵一平

IPC分类号： G06F30/20 ,  G06F111/04

摘要： 本发明公开了一种双有源桥变换器的磁性元件设计方法、装置和设备，涉及变压器、整流器及电感器制造技术领域。本发明方法可以快速高效可靠地完成DAB中磁性元件的设计，达到高效率、高功率密度、高可靠性的目的。多目标优化方法以磁性元件磁芯形状、电感值、绕组匝数为设计变量，结合DAB具体参数，构建具备电路约束和器件约束两大约束条件的模型，以高效率和高功率密度作为目的进行多目标优化。从理论上推导变换器参数对效率和功率密度的影响，总结设计变量与优化目标的相关规律，有效降低了设计变量维度。本发明对于基于单移相调制策略的DAB中磁性元件的设计具备普适性，可以针对变换器的高效率和高功率密度的需求，完成磁性元件的快速设计。

公开(公告)号：CN118398357A

公开(公告)日：2024-07-26

申请号：CN202410866128.X

申请日：2024-07-01

申请人： 西安交通大学 ,  绍兴市通越宽禁带半导体研究院

发明人： 王来利 ,  赵一平 ,  靳浩源 ,  李昂 ,  王淦 ,  董晓博 ,  张虹

IPC分类号： H01F27/30 ,  H01F19/04 ,  H01F27/08 ,  H01F27/26 ,  H01F27/28 ,  H01F27/32 ,  H01F27/34 ,  H01F41/00 ,  H01F41/02 ,  H01F41/04 ,  H01F41/06

摘要： 本发明公开了一种基于非切割型纳米晶的高频变压器及设计方法，属于变压器制造技术领域。本发明的第一内层骨架和第二内层骨架通过第一插接组件连接构成内层骨架，原边绕组绕设在内层骨架上；第一外层骨架和第二外层骨架通过第二插接组件连接构成外层骨架，副边绕组绕设在外层骨架上；第一内层骨架与第一外层骨架以及第二内层骨架和第二外层骨架之间也采用插接组件连接；磁芯为两组对称安装在骨架上的非切割纳米晶磁芯，本发明针对基于非切割型纳米晶磁芯，考虑磁芯、骨架以及绕组之间的配合，巧妙灵活地设计内外层骨架，通过骨架上的插接组件实现骨架可拆卸功能的同时保证了变压器整体的机械强度和绝缘强度和散热能力，并尽可能减小体积。

公开(公告)号：CN113725209B

公开(公告)日：2024-07-19

申请号：CN202110865497.3

申请日：2021-07-29

申请人： 西安交通大学 ,  国网安徽省电力有限公司

发明人： 王来利 ,  赵成 ,  杨俊辉 ,  潘东 ,  程登峰 ,  汪胜和

IPC分类号： H01L25/18 ,  H01L23/488 ,  H01L23/48 ,  H05K1/18

摘要： 本发明公开了一种SiC/Si Cascode器件用多芯片并联结构，包括低压Si MOSFET和SiC JFET，多个低压Si MOSFET和多个SiC JFET以共栅共源的方式连接构成一个SiC/Si Cascode器件；多个SiC JFET的源极之间通过桥接支路连接。本发明极大的抑制多个SiC/Si Cascode器件并联时开关过程中电流的不均衡，进而抑制并联芯片之间的开关损耗和结温差异，避免了局部热应力集中的情况，提高了并联整体的可靠性。

公开(公告)号：CN118337082A

公开(公告)日：2024-07-12

申请号：CN202410429296.2

申请日：2024-04-10

申请人： 西安交通大学 ,  绍兴市通越宽禁带半导体研究院

发明人： 王来利 ,  赵一平 ,  李汕哲 ,  靳浩源 ,  董晓博 ,  王淦 ,  张虹

IPC分类号： H02M7/5387 ,  H02M1/088 ,  H05K1/18 ,  H05K7/20 ,  H01L25/07

摘要： 本发明公开了一种全桥功率模组及其设计方法，涉及变压器、整流器和电感器制造技术领域，包括直流侧母线电容，与直流侧母排集成在一起；直流侧母排上固定设有PCB主板，PCB主板上设有检测电路和控制电路；直流侧母排与两个并联的SiC MOSFET功率模块串联，SiC MOSFET功率模块为半桥拓扑；两个SiC MOSFET功率模块固定设置在直流侧母排一侧，其下方水冷散热器，上方均固定设有驱动PCB板，两个驱动PCB板与PCB主板电连接；两个功率模块中点分别与两个交流侧母排一端固定连接，两个交流侧母排另一端外接其他元器件。本发明通过合理布局、集成设计，在减小无源器件的体积的同时增加其可靠性，提高功率密度。

公开(公告)号：CN117895761A

公开(公告)日：2024-04-16

申请号：CN202410081531.1

申请日：2024-01-19

申请人： 西安交通大学

发明人： 裴云庆 ,  赵烈 ,  裴龙 ,  李志祥 ,  曹伟 ,  王来利

IPC分类号： H02M1/12 ,  H02M1/00 ,  H02M1/42

摘要： 本发明公开了一种基于网侧电压前馈补偿策略改善图腾柱无桥PFC电流畸变的控制方法，包括：在PFC电压电流双闭环控制的基础上，保持电压环控制架构不变，在电流环的结构上增加输入电压前馈补偿通道，实现对输入电流畸变的改善；前馈补偿通道以采样网侧电压为输入，网侧电压采样系数为Kac，经网侧电压前馈补偿系数为Kfwd的前馈补偿环节后，与电流环的控制输出作差，然后再经脉冲宽度调制后生成主动管控制所需的占空比，最后根据所述占空比进行主动管控制，该方法能够改善输入电流的畸变。本发明更优选的做法是使用锁相环重构的网侧电压进行电压前馈补偿，能在最大程度上发挥本发明所提的前馈补偿策略的优势。

公开(公告)号：CN117712063A

公开(公告)日：2024-03-15

申请号：CN202311742123.8

申请日：2023-12-18

申请人： 西安交通大学 ,  绍兴市通越宽禁带半导体研究院

发明人： 王来利 ,  崔洪昌

IPC分类号： H01L23/473 ,  H01L23/367 ,  H01L23/373 ,  H01L21/48

摘要： 本发明公开了一种功率半导体封装散热结构及制备方法，涉及功率半导体技术领域，包括均热板，均热板包括铜质壳体，铜质壳体，铜质壳体的内部设置有毛细芯，毛细芯的内部设置有多个竖向的铜质支撑柱，毛细芯与多个铜质支撑柱之间形成的腔体中填充有工质，铜质壳体的底面刻蚀有多个微型槽，铜质壳体的底面还机械装配有歧管散热器。本发明结合均热板和射流冲击冷却的特点，利用均热板增加系统的近结热容，同时疏散器件的高热流密度，利用歧管散热器的射流冲击冷却提高对流换热系数，促进了功率模块在功率密度方面的提升，且降低了成本。

公开(公告)号：CN117595673A

公开(公告)日：2024-02-23

申请号：CN202311576674.1

申请日：2023-11-23

申请人： 西安交通大学

发明人： 裴云庆 ,  裴龙 ,  赵烈 ,  李志祥 ,  曹伟 ,  贾立新 ,  王来利

IPC分类号： H02M3/335 ,  H02M3/00 ,  H02M1/00 ,  H02M1/08 ,  G01R19/00

摘要： 本发明公开了一种LLC谐振变换器同步整流用高精度漏源电压检测电路，漏源关断电压阻断电路的一端与被检测的同步整流管的漏极相连，漏源关断电压阻断电路的另一端与补偿二极管的阴极、钳位二极管的阳极以及运放的同向输入端相连，第一限流电阻的一端与补偿二极管的阳极相连，第一限流电阻的另一端与钳位二极管的阴极及恒流源电路相连，第一补偿电阻的一端与补偿二极管的阳极相连，第一补偿电阻的另一端与运放的反向输入端相连，稳压管的阴极与钳位二极管的阴极相连，稳压管的阳极接地，运放的输出端作为最终输出信号端，该电路能够较为精确的检测LLC谐振变换器的漏源电压。

公开(公告)号：CN110245414B

公开(公告)日：2023-06-23

申请号：CN201910501947.3

申请日：2019-06-11

申请人： 南方电网科学研究院有限责任公司 ,  西安交通大学 ,  中国南方电网有限责任公司

发明人： 何智鹏 ,  马定坤 ,  侯婷 ,  姬煜轲 ,  李巍巍 ,  李岩 ,  许树楷 ,  王见鹏 ,  段子越 ,  苟浪中 ,  王来利

IPC分类号： G06F30/23

摘要： 一种压接式IGBT模块多物理场耦合仿真方法，包括以下步骤：步骤一、通过ANSYS simpleror计算压接式IGBT模块的集电极平均电流；步骤二、在ANSYS Maxwell中计算压接式IGBT模块随温度变化的发热功率；步骤三、在ANSYS steady‑state thermal中计算压接式IGBT模块的内部温度分布；步骤四、在ANSYS steady‑state mechanical中计算压接式IGBT模块内部应力分布。本发明能够清晰地描述各物理场间的耦合关系，得到IGBT模块实际运行中内部的温度分布以及应力分布状态，从而预测出模块内部最易失效的部分。

公开(公告)号：CN116169129A

公开(公告)日：2023-05-26

申请号：CN202310158995.3

申请日：2023-02-23

申请人： 西安交通大学

发明人： 王来利 ,  赵成 ,  杨俊辉 ,  吴世杰

IPC分类号： H01L23/64 ,  H01L25/07

摘要： 驱动回路集成共模电感的多芯片并联功率模块，包括基板、SiC MOSFET芯片、微型共模电感、功率端子和驱动端子；功率端子设置在基板的中心对称轴处，基板上下两部分各设置有若干并联的SiC MOSFET芯片，每个SiC MOSFET芯片的驱动回路中都集成有微型共模电感，微型共模电感连接有驱动端子。本发明驱动回路集成共模电感抑制串扰电压的多芯片并联功率模块，将耦合系数极大且漏感极小的小型共模电感集成到每一个并联SiC MOSFET的驱动回路中，以此将功率回路中不对称因素引起的不平衡功率源极感应电压与驱动回路隔离开来，抑制并联SiC MOSFET中串扰电压中的差模成分，降低最大的串扰电压，避免出现误导通。

公开(公告)号：CN116092952A

公开(公告)日：2023-05-09

申请号：CN202310077176.6

申请日：2023-01-28

申请人： 西安交通大学

发明人： 王来利 ,  马良俊 ,  袁天舒 ,  马定坤 ,  聂延 ,  龚泓舟 ,  李磊

IPC分类号： H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L23/367 ,  H01L23/29 ,  H01L25/07

摘要： 本发明涉及电力电子器件封装集成技术领域，尤其涉及一种基于PTFE涂料的倒装SiC半桥模块及制备工艺，包括功率端子正极、功率端子负极、上层DBC基板、下层DBC基板、交流端子、上层MOSFET芯片和下层MOSFET芯片，功率端子正极和功率端子负极均与上层DBC基板的铜层连接，交流端子与下层DBC基板的铜层连接，上层DBC基板和下层DBC基板相对设置，且相对的一侧涂覆有PTFE涂层；上层DBC基板与下层DBC基板之间的垂直距离等于MOSFET芯片的厚度。本发明针对1200V以下电压等级的模块，可以提升模块散热性能，且兼容常规焊接工艺，制作不需要额外的成本，适合大规模市场应用。