-
公开(公告)号：CN114358648A
公开(公告)日：2022-04-15
申请号：CN202210047481.6
申请日：2022-01-17
Applicant: 西安交通大学
Abstract: 本发明公开了一种用于电力系统鸟害评估与治理的系统及方法，所述系统包括若干智慧驱鸟系统和中央控制主机，其中智慧驱鸟系统为1+N结构；所述方法包括：利用各装置侦测模块对鸟类进行综合定位；依据预存的多套驱离策略进行联动驱鸟；依据驱鸟效果一次评估进行驱离策略切换；中央控制主机依据主装置视频模块拍摄的驱离过程进行驱鸟效果视频二次评估；综合两种评估结果，计算驱鸟策略的综合驱离成功率，以此完成驱鸟策略升级；主装置视频模块定期开启，中央控制主机完成鸟巢的识别，再结合鸟类飞行轨迹，完成鸟害严重程度评估；侦测到鸟类活动后，相邻区域的智慧驱鸟系统进行联动驱鸟；本发明能自主完成鸟害的侦测、驱离与评估升级，可以有效降低鸟类的适应性。
-
公开(公告)号：CN113704833A
公开(公告)日：2021-11-26
申请号：CN202110997014.5
申请日：2021-08-27
Applicant: 西安交通大学
Abstract: 本发明公开了一种基于全连接层全同态加密运算的加速器安全分类方法：1)针对全连接最后一层的权值矩阵W，将数据按列映射为m个明文多项式；2)采用基于RLWE的全同态加密实现方案YASHE对映射后的明文多项式进行离线加密，转换为m个密文多项式并存储在加速器内部；3)按照明文标量‑密文多项式的计算方式，在加速器片内将上层神经元输出的明文特征值和密文权值多项式相乘，输出m个密文多项式；4)在片内将m个密文多项式累加，输出分类结果多项式out_c_p；5)全同态加密实现方案YASHE的参数确定。本发明提供的一种基于全连接层全同态加密运算的加速器安全分类方法，使神经网络加速器分类结果以密文形式生成、存储和传输，保护加速器中的分类结果安全。
-
公开(公告)号：CN110210611B
公开(公告)日：2021-09-07
申请号：CN201910395234.3
申请日：2019-05-13
Applicant: 西安交通大学
Abstract: 本发明提供一种用于卷积神经网络计算的动态自适应数据截断方法，包括：在t位图像数据后面扩充m位小数点位置数据，在t位权值数据后面扩充m位小数点位置数据；在乘法运算时，t位图像数据和t位权值数据进行乘法运算得到2*t位结果数据，两个m位小数点位置数据进行加法运算，得到2*t位结果数据的小数点位置，记为M；对2*t位结果数据中高位的0值进行压缩，压缩后的数据从高位进行截取得到t位结果数据，根据截掉的低位数据的位宽和M得到与截取出来的t位结果数据对应的小数点位置；将t位结果数据与其所对应的小数点位置数据拼接。在保证保留高位数据的同时，尽可能多的保留小数位，使得在给定硬件架构下，数据运算精度尽可能高。
-
公开(公告)号：CN110851884B
公开(公告)日：2021-09-03
申请号：CN201910974496.5
申请日：2019-10-14
Applicant: 西安交通大学
Abstract: 本发明公开了基于FPGA的仲裁PUF木马检测及再使用方法，将4n个双路选择器模块每4个分为1组，共分成n组，并在每组双路选择器模块的两个输出端口分别增加一个2选1选择器模块，所述2选1选择器模块用于实现对每组双路选择器模块的跳过作用，采用仲裁器模块比较两条对称传输路径的信号传播快慢，最后采用输出选择器模块选择输出信号；当仲裁PUF框架中存在硬件木马时，导致相同的输入激励会产生不同的输出结果，进而发现电路中是否存在硬件木马；先通过改变n个2选1选择器模块的输入来选择实现工作功能的双路选择器模块组别，然后给电路输入激励信号从而得到输出响应结果，对比得到的输出结果和之前的样本结果即找到硬件木马的位置。
-
公开(公告)号：CN113229802A
公开(公告)日：2021-08-10
申请号：CN202110249544.1
申请日：2021-03-08
Applicant: 西安交通大学
IPC: A61B5/107
Abstract: 本发明公开了一种基于相控阵原理的单设备WiFi室内人体身高检测方法，主要包括测角和测距两个部分。所采用的技术方案为：在室内环境下，部署一个天线阵，利用相控阵的思想进行角度测量，利用粗粒度到细粒度的扫描减少扫描时间，利用等信号法提高测角精度，通过上述步骤可以得到身体躯干不同部分所在角度。然后利用多重频法对不同身体部分进行距离测量，将角度信息和距离信息组合起来，得到身体躯干热图，达成身高检测的目的。
-
Patent Agency Ranking
公开(公告)号：CN113011096A
公开(公告)日：2021-06-22
申请号：CN202110321839.5
申请日：2021-03-25
Applicant: 国网宁夏电力有限公司 , 国网宁夏电力有限公司检修公司 , 西安交通大学 , 国网宁夏电力有限公司电力科学研究院
Inventor： 刘志远 , 吴建云 , 郝治国 , 于晓军 , 杨松浩 , 蒙金有 , 罗美玲 , 黄伟兵 , 蔡乾 , 赫嘉楠 , 张宇博 , 史磊 , 林泽暄 , 叶涛 , 王小立 , 于小艳 , 沙云 , 尹琦云 , 陆洪建 , 杨晨 , 安燕杰
Abstract: 本发明公开了一种基于模型和数据混合驱动的电流互感器饱和波形恢复方法，包括以下步骤：S1、构建数据库；S2、搭建并训练基于长短期记忆网络的故障电流模型关键参数识别网络；S3、基于步骤S2的识别网络，计算真实故障电流；S4、将步骤S3获得的真实故障电流作为保护元件的动作信息，等待下一次故障发生。以故障电流的物理模型为先验知识，通过数据驱动的方法构建故障电流模型关键参数识别网络来实现波形的恢复，具有采样率要求低、抗噪能力强、无须整定阈值以及在线/离线部署方便等优势。
-
公开(公告)号：CN112714129A
公开(公告)日：2021-04-27
申请号：CN202011616459.6
申请日：2020-12-30
Applicant: 西安交通大学
IPC: H04L29/06
Abstract: 一种用于网络安全芯片的内外网访问控制方法，使用n个独立的数据梗概分别对完整的白名单进行压缩存储，在连接时仅使用一个数据梗概进行验证，同时利用攻击计数器C进行辅助判断；本发明同时提供了使用该方法的网络安全芯片，包括：数据安全单元，提供安全的加解密算法以及交互协议；网络安全管控单元，实现敏感数据的隔离、网络访问控制、安全模式热切换、身份的认证校验；网络数据处理单元，与加解密算法控制引擎进行通信，利用加解密算法控制引擎对当前数据包中的载荷进行加解密，并完成网络协议中的校验，使用该网络安全芯片的设备既可以自由的访问外网也可以安全的访问内网数据，同时保证内网数据不会通过设备泄露到外网。
-
公开(公告)号：CN109409511B
公开(公告)日：2020-07-28
申请号：CN201811115052.8
申请日：2018-09-25
Applicant: 西安交通大学
IPC: G06N3/063
Abstract: 一种用于动态可重构阵列的卷积运算数据流调度方法，IRB通过对权值数据和图像数据进行调度，将矩阵内积拆分成行，映射到不同的PE单元内进行计算，计算所得到的结果累加，所得到的累加和在最后一级SPE内做激活，输出激活后的数据，完成调度。将权值数据不同行固定在不同的PE单元内，然后将图像数据逐行映射到每个PE单元与权值数据做卷积，中间数据暂存在PE单元内，然后逐级传输到下个PE单元进行累加，形成流水线，得到卷积数据。在计算CNN网络的过程中，IRB数据流可以提高输入图像数据和权值数据的复用率，减少数据的片内片外流动，有利于降低数据流动的功耗和时间，对性能和效能都有提升。
-
公开(公告)号：CN110533164A
公开(公告)日：2019-12-03
申请号：CN201910717929.9
申请日：2019-08-05
Applicant: 西安交通大学
IPC: G06N3/04
Abstract: 本发明公开了一种面向卷积神经网络加速器的Winograd卷积拆分方法，包括以下步骤：1)从卷积神经网路加速器的缓存中读取大小任意的输入和卷积核；2)根据卷积核大小和输入大小判断是否进行卷积拆分，如需进行卷积拆分，则进行下一步；3)根据卷积核大小和步长对卷积核进行拆分，根据输入大小和步长对输入进行拆分；4)根据卷积核大小将拆分后的元素组合并补零，根据输入大小将拆分后的元素组合并补零；5)将每对拆分后的输入和卷积核进行Winograd卷积；6)将每队输入和卷积核的Winograd卷积结果累加；7)将累加结果存储在卷积神经网络加速器的缓存中。本发明使得卷积神经网络加速器采用一种Winograd加速单元就可以支持多种不同形状的卷积。
-
公开(公告)号：CN109447241A
公开(公告)日：2019-03-08
申请号：CN201811149741.0
申请日：2018-09-29
Applicant: 西安交通大学
Abstract: 本发明一种面向物联网领域的动态可重构卷积神经网络加速器架构，包括缓存架构等，缓存架构用于存储来自储外部存储器的数据或者计算过程中产生的数据，将其组织、排列后，以数据结构传送到处理单元阵列中进行计算；处理单元阵列用于接收来自缓存架构的数据，进行卷积操作处理后存储在缓存架构中；计算模块用于接收来自处理单元阵列的数据，选择进行池化、标准化、或者激活函数三种操作，并将输出数据存储在缓存架构中；控制器用于向缓存架构、处理单元阵列和计算模块发送命令，并设计有外部接口，用于和外部系统进行通信。本发明通过设计高并行度、高利用率的处理单元阵列以及可提升数据复用率的缓存架构提高卷积神经网络加速器的性能，降低功耗。
-
-
-
-
-
-
-
-
-
Search Results
110
records
(took 0.031 seconds)
