-
公开(公告)号：CN1294640C
公开(公告)日：2007-01-10
申请号：CN03156535.2
申请日：2003-09-03
Applicant: 联华电子股份有限公司
IPC: H01L21/768
Abstract: 本发明提供一种介层洞优先双镶嵌制程，包含下列步骤：提供一半导体基底，其上形成有导电结构以及介电层设于该半导体基底上，其中该介电层包含有一介层洞开孔，暴露出部分该导电结构；于该介层洞开孔内填满填缝高分子材料(GFP)，并形成一填缝高分子层于该介电层上；回蚀刻该填缝高分子层一预定深度，使该填缝高分子层的表面低于该介电层的表面，形成凹槽，借此暴露出部分该介层洞开孔的侧壁；以及进行一表面处理手段，用以改变该介层洞开孔的侧壁与该填缝高分子层的表面的特性，借此避免后续填入该凹槽的深紫外线(DUV)光刻胶与该介层洞开孔的侧壁或与该填缝高分子层的表面发生任何物理或化学作用。
Search Results
11
records
(took 0.033 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
