-
公开(公告)号：CN1282094C
公开(公告)日：2006-10-25
申请号：CN02119378.9
申请日：2002-05-14
Applicant: 精工爱普生株式会社
IPC: G06F13/00
CPC classification number: G06F13/385 , G06F13/28 , G06F13/4027
Abstract: 采用了USB(第1总线)的数据传送控制装置内，在OUT事务处理中，在通过EBUS(第2总线)的数据传送(DMA传送)结束的条件下，判断为数据阶段(数据传送。全部数据的传送)结束，在IN事务处理中，在通过EBUS的数据接收结束而且Empty信号呈有效状态缓冲器内的数据存储区变空的条件下，判断为数据阶段结束。在EBUS侧设置用于计数数据长度的计数器。在通过EBUS的数据接收结束而且数据存储区内的剩余数据长度未达到最大包长的场合下，通过USB自动传送数据存储区内的短包，或者采用中断方式向固件通知短包的存在。
-
公开(公告)号：CN1761193A
公开(公告)日：2006-04-19
申请号：CN200510112812.6
申请日：2005-10-12
Applicant: 精工爱普生株式会社
Inventor： 神原义幸
CPC classification number: G06F13/385
Abstract: 本发明公开了一种能够容易地在设备之间进行数据传输的电子设备。电子设备(110)包括：设置在电子设备的侧面SF1上的上游端口UPPT；设置在电子设备的侧面SF1的相反一侧的面、即侧面SF2上的下游端口DWPT；以及与上游端口UPPT和下游端口DWPT连接，对通过上游端口UPPT和通过下游端口DWPT的数据传输进行控制的数据传输控制装置。
-
公开(公告)号：CN1172249C
公开(公告)日：2004-10-20
申请号：CN01144842.3
申请日：2001-10-31
Applicant: 精工爱普生株式会社
Inventor： 神原义幸
IPC: G06F13/00
CPC classification number: H03L7/07 , G06F1/06 , H03L7/0995 , H03L7/18
Abstract: 本发明的目的在于提供可在不产生动作不良的情况下，动态地对待发生的时钟的频率进行切换的数据传送控制装置，以及电子设备。该数据传送控制装置包括时钟发生电路(440)，该时钟发生电路发生时钟(CLKH，CLKF)对时钟发生电路(440)进行控制；时钟控制电路(450)，该时钟控制电路(450)根据上述时钟(CLKH，CLKF)，发生系统时钟(SYCLK)。在不执行发生时钟(CLKH)的PLL480M的自由振荡动作之前，实现发生时钟(CLKF)的PLL60M的自由振荡动作，在PLL60M的自由振荡动作稳定后，将系统时钟(SYCLK)的发生元从时钟(CLKH)，切换到时钟(CLKF)。以时钟(CLKH)变为“0”为条件，仅仅在规定期间将系统时钟(SYCLK)设定在“0”，以时钟(CLKF)变为“0”为条件，根据时钟(CLKF)，发生系统时钟(SYCLK)。在从USB2.0的HS，向FS模式切换时，不执行PLL480M的动作，实现节电。
-
公开(公告)号：CN1146799C
公开(公告)日：2004-04-21
申请号：CN99803401.0
申请日：1999-10-26
Applicant: 精工爱普生株式会社
CPC classification number: H04L47/13 , G06F2213/0038 , H04L47/127 , H04L47/22
Abstract: 目的在于提供一种能有效地利用各节点具有的资源，减轻处理的额外开销的数据传输控制装置、电子设备。信息包整形电路接收从各节点发送的IEEE1394标准的自ID信息包，并整形为用由一系列自ID信息包的行组成的数据和首部构成帧的信息包，与上层进行接口。删除自ID信息包的奇偶性，用删除了奇偶性的自ID信息包的行构成信息包的数据，同时将差错状态信息附加到奇偶性的尾部。使信息包的首部分离并写入首部局，将数据分离并写入数据区，同时将表示数据地址的数据指示字附到信息包的首部。在数据区设置自ID信息包专用区。检测是否在自ID期间中，并将能在自ID期间中传输的信息包看作自ID信息包，进行信息包整形。
-
公开(公告)号：CN1385793A
公开(公告)日：2002-12-18
申请号：CN02119382.7
申请日：2002-05-14
Applicant: 精工爱普生株式会社
IPC: G06F13/00
CPC classification number: G06F5/10
Abstract: 在分配数据和CSW作为通过一个终点传送的信息时,设置准备有EP2区域14(FIFO设定的数据存储区域)和CSW区域16(可随机存取的状态存储区域)的缓冲器。然后,在从USB的数据阶段(数据传输)切换到状态阶段(状态传输)时,将信息的读出区域从EP2区域14切换到CSW区域16,从CSW区域16读出从终点EP2向主机传送的IN数据。设置成功状态用的CSW0区域和不成功状态用的CSW1区域,并预先写入设定了成功或不成功用的默认信息的状态块分组。
-
Patent Agency Ranking
公开(公告)号：CN1385791A
公开(公告)日：2002-12-18
申请号：CN02119378.9
申请日：2002-05-14
Applicant: 精工爱普生株式会社
IPC: G06F13/00
CPC classification number: G06F13/385 , G06F13/28 , G06F13/4027
Abstract: 采用了USB(第1总线)的数据传送控制装置内,在OUT事务处理中,在通过EBUS(第2总线)的数据传送(DMA传送)结束的条件下,判断为数据阶段(数据传送。全部数据的传送)结束,在IN事务处理中,在通过EBUS的数据接收结束而且Empty信号呈有效状态缓冲器内的数据存储区变空的条件下,判断为数据阶段结束。在EBUS侧设置用于计数数据长度的计数器。在通过EBUS的数据接收结束而且数据存储区内的剩余数据长度未达到最大包长的场合下,通过USB自动传送数据存储区内的短包,或者采用中断方式向固件通知短包的存在。
-
公开(公告)号：CN109426645B
公开(公告)日：2023-09-29
申请号：CN201810978673.2
申请日：2018-08-27
Applicant: 精工爱普生株式会社
Abstract: 提供发送电路、集成电路装置以及电子设备，发送电路包含：电流输出电路，其向第1节点输出电流；第1开关元件，其设置于第1节点与第1信号线之间；以及第2开关元件，其设置于第1节点与第2信号线之间。在发送信号为第1逻辑电平时，第1开关元件接通，第2开关元件断开。在发送信号为第2逻辑电平时，第1开关元件断开，第2开关元件接通。电流输出电路在从发送信号的逻辑电平翻转起的n比特期间输出第2电流，在n比特期间之后输出第1电流。
-
公开(公告)号：CN1188998C
公开(公告)日：2005-02-09
申请号：CN00801418.3
申请日：2000-07-12
Applicant: 精工爱普生株式会社
CPC classification number: H04L12/40052 , H04L12/2801 , H04L12/40071 , H04L49/90 , H04L49/9042 , H04L69/32
Abstract: 目的旨在提供可以减轻固件的处理的额外操作从而可以实现高速的数据传输的数据传输控制装置和电子设备。在IEEE1394标准的数据传输控制装置中，将数据包的标题写入标题区域、将数据包的ORB(SBP-2用数据)写入ORB区域、将数据包的数据流(应用层用数据)写入数据流区域。在数据流区域中，由硬件根据满信号和空信号进行区域管理。使指示信息包含在请求数据包的处理标签t1中，在接收应答数据包时，将数据包的标题、ORB、数据流写入到由t1包含的指示信息指示的区域中。对数据流区域设置了存储用于确保发送区域的地址TS、TE的寄存器TSR、TER和存储用于确保收信区域的地址RS、RE的寄存器RSR、RER。
-
公开(公告)号：CN1165850C
公开(公告)日：2004-09-08
申请号：CN01138513.8
申请日：2001-10-19
Applicant: 精工爱普生株式会社
Inventor： 神原义幸
IPC: G06F13/00
CPC classification number: G06F1/06 , H03K3/0322 , H03L7/0996 , H03L7/18 , H04L7/0337
Abstract: 本发明的目的在于提供一种既能高频工作又能在采样时确保建立时间等的采样时钟生成电路和数据传送控制装置等。采样时钟生成电路(10)包含边沿检测电路(70)和时钟选择电路(72)，边沿检测电路(70)检测在频率相同相位互不相同的时钟CLK0～4的边沿中的任何两个边沿之间是否存在由USB2.0 HS方式传送的数据DIN的边沿，时钟选择电路(72)根据边沿检测信息，从CLK0～4时钟中选择某个时钟，将其作为采样时钟SCLK输出。当设边沿检测电路(70)具有的D触发器的建立时间为TS、保持时间为TH、时钟周期为T时，使多相时钟的个数N≤[T/(TS+TH)]([X]是不超过X的最大整数)。选择具有离开数据DIN的边沿只有设定数M个边沿的边沿的时钟作为SCLK。
-
公开(公告)号：CN1146191C
公开(公告)日：2004-04-14
申请号：CN00801255.5
申请日：2000-07-12
Applicant: 精工爱普生株式会社
CPC classification number: H04L12/40052 , H04L12/2801 , H04L12/40071 , H04L12/407
Abstract: 目的在于提供可以减轻总线复位发生时的固件处理负担的数据传输控制装置以及使用该装置的电子设备。在IEEE1394规格的数据传输控制装置中，在接收分组和下次的接收分组是在不同的总线复位间隔中接收的分组的情况下，生成翻转的比特BT。该BT被包含在RAM中存储的各分组的各首标中。准备指示RAM上的总线复位边界的总线复位指针(总线复位首标指针、总线复位ORB指针)，可以容易地区别总线复位发生前的接收分组和发生后的接收分组。在因发生总线复位而中止发送的情况下，通过寄存器将总线复位发送中止状态传送到固件。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.037 seconds)
