公开(公告)号：CN108461395A

公开(公告)日：2018-08-28

申请号：CN201810194182.9

申请日：2014-01-24

Applicant: 瑞萨电子株式会社

Inventor： 佃荣次 ,  片山弘造 ,  园田贤一郎 ,  国清辰也

IPC: H01L21/283 ,  H01L27/115 ,  H01L27/11563 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/423 ,  H01L21/336 ,  H01L29/792

CPC classification number: H01L29/66545 ,  H01L21/283 ,  H01L27/115 ,  H01L27/11563 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/4234 ,  H01L29/66833 ,  H01L29/792

Abstract: 本发明涉及一种制造半导体器件的方法，包括：(a)在第一区域中经第一绝缘膜在半导体衬底上方形成第一伪栅电极，经第二绝缘膜在半导体衬底上方形成第二伪栅电极，在第二区域中经第三绝缘膜在半导体衬底上方形成第三伪栅电极，第二伪栅电极经第四绝缘膜与第一伪栅电极相邻，第二伪栅电极的高度大于第三伪栅电极的高度；(b)形成层间绝缘层以便与第一至第三伪栅电极的上表面重叠；(c)抛光层间绝缘层、第一至第三伪栅电极的各部分使其上表面从层间绝缘层暴露；(d)去除第一至第三伪栅电极；以及(e)在第一至第三开口部中填充含金属的膜，第一至第三开口部是在步骤(d)中已经去除第一至第三伪栅电极的区域。

公开(公告)号：CN107887394A

公开(公告)日：2018-04-06

申请号：CN201710885377.3

申请日：2017-09-27

Applicant: 瑞萨电子株式会社

Inventor： 佃荣次 ,  园田贤一郎

IPC: H01L27/11568

CPC classification number: H01L27/11568 ,  H01L27/11565 ,  H01L27/1157 ,  H01L29/40117 ,  H01L29/42344 ,  H01L29/66795 ,  H01L29/66833 ,  H01L29/785 ,  H01L29/792

Abstract: 本公开涉及半导体装置。通过在包括鳍式晶体管的分离栅极MONOS存储器中防止由于鳍的形状而使到电荷累积膜中的电子的不平衡注入分布，从而提供了一种具有改善的可靠性的半导体装置。构造存储器单元的存储器栅极电极形成在鳍上方。与覆盖鳍的上表面的ONO膜邻接的该存储器栅极电极的一部分的杂质浓度低于与覆盖鳍的侧表面的ONO膜邻接的存储器栅极电极的一部分的杂质浓度。