一种延时电路及芯片
    11.
    发明公开

    公开(公告)号:CN114650043A

    公开(公告)日:2022-06-21

    申请号:CN202011495638.9

    申请日:2020-12-17

    Abstract: 本申请涉及一种延时电路及芯片,其中延时电路中:电容的第一极板与放电电路以及复位电路连接;在复位电路断开时,通过放电电路对第一极板进行放电;电容的第二极板与充电电路的正极连接;在放电电路对第一极板进行放电,第一极板电容的电压低于阈值时,通过充电电路对电容进行充电,并使第二极板为正极;电容的第二极板还连接有施密特触发器的输入端;在第二极板的电压大于施密特触发器的翻转阈值时,施密特触发器的输出端输出高电平信号;施密特触发器的输出端与反相器输入端连接;反相器根据高电平信号输出延时输出信号。通过本延时电路,在对电容进行充电之前,还增加了一段放电的进程,进而可以通过放电的进程有效增大时延。

    ADC误差自动校正方法、装置、模数转换电路及存储介质

    公开(公告)号:CN112583405A

    公开(公告)日:2021-03-30

    申请号:CN201910944091.7

    申请日:2019-09-30

    Abstract: 本发明公开了一种ADC误差自动校正方法、装置、模数转换电路及存储介质,其中,该方法通过参考比例生成电路生成至少两路分别与参考输入电压信号构成预设比例的预设输入电压信号;基于预设转换规则,通过预设输入电压信号得到ADC校正用对应的失调误差值和增益误差值;基于失调误差值和增益误差值,对获取的待校正输入电压信号进行校正,就此,通过参考比例生成电路生成与参考输入电压信号构成预设比例的预设输入电压信号,就可以不用知道参考源具体值的情况下满足各种类型ADC的增益误差值和失调误差值的校正。而且,本实施例的校正过程完全自动化,不需要借助外部的校正工具以及专业人员的校正操作,节约了人力成本和操作工时,并且校正效果准确。

    一种开关电路及芯片
    13.
    实用新型

    公开(公告)号:CN210444243U

    公开(公告)日:2020-05-01

    申请号:CN201921722789.6

    申请日:2019-10-14

    Abstract: 本实用新型公开了一种开关电路及芯片,涉及集成电路技术领域,该开关电路包括隔离开关以及二级开关,所述二级开关的输入端用于与低压模块连接,所述二级开关的输出端与所述隔离开关的输入端连接,所述隔离开关的输出端用于与芯片的IO引脚连接。本实用新型的有益效果是:通过所述隔离开关与所述二级开关串联,使得隔离开关两端的电压以及所述二级开关两端的电压能够保证晶体管的源漏结耐压,以防止电路被高压信号损坏。

    一种功率电感集成芯片及其封装制造方法

    公开(公告)号:CN110970400B

    公开(公告)日:2022-02-18

    申请号:CN201811139543.6

    申请日:2018-09-28

    Abstract: 本发明公开了一种功率电感集成芯片及其封装制造方法,包括功率电感组件和电源芯片,电源芯片设置有引脚,电源芯片上设有连接槽,引脚设于连接槽中,功率电感组件包括封装体、线圈绕组和导电卡扣,封装体包覆线圈绕组,线圈绕组有两输出端,导电卡扣与输出端连接、且导电卡扣设于封装体外,功率电感组件和电源芯片连接时导电卡扣插入连接槽中,其端部与引脚连接,本发明设置导电卡扣与连接槽,通过导电卡扣将功率电感集成到电源芯片,利用封装芯片的设备制造电感值,减少制造的误差范围,提高功率电感的精度,减少电感因为振荡等原因导致焊接松脱的可能,提高电源系统的可靠性,减少整体电源的体积,有助于便携电子产品的微型化,客户使用方便。

    一种功率电感集成芯片及其封装制造方法

    公开(公告)号:CN110970400A

    公开(公告)日:2020-04-07

    申请号:CN201811139543.6

    申请日:2018-09-28

    Abstract: 本发明公开了一种功率电感集成芯片及其封装制造方法,包括功率电感组件和电源芯片,电源芯片设置有引脚,电源芯片上设有连接槽,引脚设于连接槽中,功率电感组件包括封装体、线圈绕组和导电卡扣,封装体包覆线圈绕组,线圈绕组有两输出端,导电卡扣与输出端连接、且导电卡扣设于封装体外,功率电感组件和电源芯片连接时导电卡扣插入连接槽中,其端部与引脚连接,本发明设置导电卡扣与连接槽,通过导电卡扣将功率电感集成到电源芯片,利用封装芯片的设备制造电感值,减少制造的误差范围,提高功率电感的精度,减少电感因为振荡等原因导致焊接松脱的可能,提高电源系统的可靠性,减少整体电源的体积,有助于便携电子产品的微型化,客户使用方便。

    一种电阻等效二极管结构
    17.
    发明公开

    公开(公告)号:CN109411528A

    公开(公告)日:2019-03-01

    申请号:CN201811258510.3

    申请日:2018-10-26

    Abstract: 本发明公开了一种电阻等效二极管结构,包括Psub衬底,所述Psub衬底上设置有由SAB及正下方的N+区(或P+区)组成的电阻器件核心区,所述电阻器件核心区的左右各设置一由电阻器件基础层N+(或P+)和高浓度衬底P+ring(或N+ring)的反向偏置二极管核心区;此为电阻等效二极管结构。本发明提出的是一种电阻等效二极管的结构,电路设计时节省独立二极管器件,只需设计真实的电阻器件。而需要实现二极管的功能则在集成电路版图中通过改变传统电阻器件的结构,在电阻两极设计等效二极管,即一种电阻器件同时实现两种功能。此种电阻等效的二极管组合也能全方位的实现电荷泄放能力。

    一种基准电路及芯片
    18.
    发明公开

    公开(公告)号:CN107678486A

    公开(公告)日:2018-02-09

    申请号:CN201710979383.5

    申请日:2017-10-19

    Abstract: 本发明涉及集成电路技术领域,特别是涉及一种基准电路及芯片。该基准电路包括:电流镜,用于响应于外部电源的激励,分别镜像出至少三条支路电流;电容单元,用于响应于外部电源的激励,输出电容电压;第一偏置电路;第二偏置电路,的输入,分别偏置输出与每条支路电流对应的偏置电流;基准源产生电路,用于响应于至少三条支路电流中两条支路电流分别对应的偏置电流与电容电压的输入,产生基准电流。当外部电源波动时,首先电容单元能够抑制外部电源产生的电压波动,并且,第二偏置电路能够为第一偏置电路提供偏置电压,使得第一偏置电路能够稳定可靠地工作,从而提高电源抑制比。

    一种偏置电路、时钟电路、芯片及电子设备

    公开(公告)号:CN107248846A

    公开(公告)日:2017-10-13

    申请号:CN201710686888.2

    申请日:2017-08-11

    CPC classification number: H03B5/04

    Abstract: 本发明涉及集成电路技术领域,特别是涉及一种偏置电路、时钟电路、芯片及电子设备。该偏置电路包括:运放电路,用于输入基准电压;第一电流源,用于提供第一电流;开关电路;补偿电路,其连接至第一节点,用于提供第二电流;流经零温度系数电路的第三电流等于第一电流与第二电流之和。由于基准电压不变,并且零温度系数电路的总电阻未受到温度的影响而保持不变,因此,流经零温度系数电路的第三电流是不变的。相对于传统技术,显然,其能够降低计算偏差。并且,补偿电路能够提供第二电流,显然,通过补偿电路的补偿作用,其能够降低外部电源的电压波动或者开关本身的阻抗的干扰而对计算第一电流的影响。

    一种基于MCU的锁相环锁定检测方法和MCU

    公开(公告)号:CN107809238B

    公开(公告)日:2021-03-23

    申请号:CN201710891280.3

    申请日:2017-09-27

    Abstract: 本发明公开了一种基于MCU的锁相环锁定检测方法和MCU,该MCU包括模数转换器、存储单元和数据处理单元,所述模数转换器与所述存储单元相连接,所述存储单元与所述数据处理单元相连接;利用所述模数转换器每间隔一预设时间段检测锁相环中压控振荡器的输入电压,获得与所述输入电压对应输出数据,并将所述输出数据存储到所述存储单元;利用所述数字处理单元判断在N个所述预设时间段中每个预设时间段,所述存储单元中存储的输出数据的变化量,从而判定所述锁相环稳定锁定。充分利用了MCU中的现有资源,判断锁相环的稳定锁定,不需要额外增加MCU的内部和外部资源,成本低且能够有效精准的判断锁相环的稳定锁定。

Patent Agency Ranking