公开(公告)号：CN1135559C

公开(公告)日：2004-01-21

申请号：CN99100841.3

申请日：1999-02-25

Applicant: 日本电气株式会社

Inventor： 杉林直彦

IPC: G11C11/00

CPC classification number: G11C29/842

Abstract: 一个半导体存储器件包括一个常规单元阵列和一个冗余单元阵列。当一个常规单元阵列将要被选中的冗余单元阵列取代时，一个第一电路向一个冗余块选择电路输出一个单触发信号。冗余块选择电路在不等待一个冗余单元解码器解码结果的情况下激活一个冗余预充电停止信号。冗余单元解码器的结果显示出冗余单元阵列被选中或者未被选中。提高对半导体存储器件访问的总体速度。

公开(公告)号：CN1213833A

公开(公告)日：1999-04-14

申请号：CN98120208.X

申请日：1998-09-30

Applicant: 日本电气株式会社

Inventor： 杉林直彦

IPC: G11C11/40

CPC classification number: G11C7/1006 ,  G11C11/4096

Abstract: 本发明提供一种具有开路位线的,使得加到字线上噪声可以被抑制到一定范围之内的DRAM,其中包括一个用于在该位序列的逻辑平衡向一侧偏移时,使每个位序列中的固定部分(例如,奇数位或偶数位)的逻辑值取反的逻辑取反装置(12)以及一个用于对每个位序列记录是否该固定部分的逻辑值已被取反的取反记录装置。

公开(公告)号：CN1096080C

公开(公告)日：2002-12-11

申请号：CN95118686.8

申请日：1995-09-30

Applicant: 日本电气株式会社

Inventor： 杉林直彦 ,  宇津木智 ,  成竹功夫

IPC: G11C11/40 ,  G11C29/00

CPC classification number: G11C29/835 ,  G11C8/10 ,  G11C8/12 ,  G11C8/14 ,  G11C11/408 ,  G11C11/4087

Abstract: 半导体存储器装置中包括：多条子字线(SWL1、SWL2···)，每一个都与子字线相连的多个子字解码器(SWD1、SWD2···)，每一对都与若干个子字解码器相连接的多对主字线(MWLT、MWLF)，以及每一个都与这些主字线对之一相连的多个主字解码器(MWD′1)。在选择模式中，主字线解码器的第一个使得主字线对的不同的对之间的电压彼此不同，而在非选择模式中，使得主字线对的不同的对上的电压彼此相同。

公开(公告)号：CN1264127A

公开(公告)日：2000-08-23

申请号：CN00100690.8

申请日：2000-01-26

Applicant: 日本电气株式会社

Inventor： 杉林直彦

IPC: G11C11/40

CPC classification number: G11C29/789 ,  G11C29/846

Abstract: 半导体存储器件包括:存储单元阵列201,储存从非易失性存储器200写入的标记(TAG)信息,并以位为单位提供替换故障位单元的多个存储单元;地址转换器203,给索引部分和标记部分分配外部地址;译码器202,译码索引部分并输出字线信号到存储单元阵列201;比较器204,比较标记部分和存储单元阵列201内部标记信息;选择器205,根据比较器204输出的命中标志,选择基本存储器110、110b和存储单元阵列201中的存储单元并连接到处部。

公开(公告)号：CN1227386A

公开(公告)日：1999-09-01

申请号：CN99100841.3

申请日：1999-02-25

Applicant: 日本电气株式会社

Inventor： 杉林直彦

IPC: G11C11/00

CPC classification number: G11C29/842

Abstract: 一个半导体存储器件包括一个常规单元阵列和一个冗余单元阵列。当一个常规单元阵列将要被选中的冗余单元阵列取代时，一个第一电路向一个冗余块选择电路输出一个单触发信号。冗余块选择电路在不等待一个冗余单元解码器解码结果的情况下激活一个冗余预充电停止信号。冗余单元解码器的结果显示出冗余单元阵列被选中或者未被选中。提高对半导体存储器件访问的总体速度。

公开(公告)号：CN1217548A

公开(公告)日：1999-05-26

申请号：CN98124736.9

申请日：1998-11-12

Applicant: 日本电气株式会社

Inventor： 杉林直彦

IPC: G11C29/00

CPC classification number: G11C29/781

Abstract: 一种半导体存储器件,将故障地址转换为非故障地址,以便保证对非故障地址区进行连续存取。存储单元阵列包括多个存储单元区。地址译码器选择存储单元区之一。地址转换电路把故障区地址转换为非故障区地址,并将转换区的地址提供给地址译码器。由此可实现对非故障区的连续存取。

公开(公告)号：CN1198573A

公开(公告)日：1998-11-11

申请号：CN98101833.5

申请日：1998-05-06

Applicant: 日本电气株式会社

Inventor： 杉林直彦

IPC: G11C11/407

CPC classification number: G11C7/1072 ,  G11C7/22

Abstract: 一种半导体存储器件分成多个柔性宏观芯片。时钟输入第一级电路设置在第一柔性宏观芯片中,响应于外部参考时钟信号,施加内部参考时钟信号和第一内部时钟信号。此外,一组命令输入第一级电路集中地设置在与柔性宏观芯片不同的第二柔性宏观芯片中。此时,第一内部时钟信号直接施加到命令输入第一级电路以输入命令信号。