-
公开(公告)号：CN114020668A
公开(公告)日：2022-02-08
申请号：CN202111164877.0
申请日：2021-09-30
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种信号处理系统、主板和服务器，包括：设于主板上、与所述主板上的CPU的PCIe端口连接的PCIe连接器；第一线缆，OCP设备通过所述第一线缆与所述PCIe连接器可拆卸连接，所述PCIe连接器设有用于处理所述OCP设备的边带信号的处理模块；第二线缆，NVME设备通过所述第二线缆与所述PCIe连接器可拆卸连接，所述第二线缆设有地址模块，用于指示发送给所述NVME设备的PCIe信号的地址信息。本申请能够实现主板的CPU上的同一个PCIe端口下同时兼容OCP3.0网卡的连接以及NVME背板的连接，主板可以支持到更多的NVME硬盘，满足客户更高配置的要求。
-
公开(公告)号：CN113869001A
公开(公告)日：2021-12-31
申请号：CN202110981473.4
申请日：2021-08-25
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F30/398 , G06F115/12
Abstract: 本申请公开了一种PCB模型提取方法、装置、设备及介质，包括：确定目标PCB链路对应的校正链路；其中，所述校正链路中不包含所述目标PCB链路中的目标器件，并且，所述目标器件为能够对链路造成非线性影响的器件；基于耗散因子参数对所述校正链路进行模型提取，得到相应的模型提取结果；基于所述模型提取结果对所述耗散因子参数进行校正，得到校正后耗散因子参数；基于所述校正后耗散因子参数对所述目标PCB链路进行模型提取。这样，能够提升仿真参数的准确度，从而提升模型提取的准确度以及链路设计评估的准确度。
-
公开(公告)号：CN111737172A
公开(公告)日：2020-10-02
申请号：CN202010541189.0
申请日：2020-06-12
Applicant: 浪潮电子信息产业股份有限公司
Inventor： 闫波
IPC: G06F13/10
Abstract: 本申请公开了一种服务器串口访问控制方法、装置、设备及介质，包括：获取访问串口切换命令；在所述访问串口切换命令的控制下进行BMC中预设串口物理接口以及预设串口控制器的绑定或者解绑，以将对应的串口信息输出至目标串口物理接口；控制所述串口信息从所述目标串口物理接口输出至预设通信接口，以便对应的用户终端从所述预设通信接口获取所述串口信息。这样，在访问串口切换命令的控制下进行对BMC中预设串口物理接口以及预设串口控制器的绑定或者解绑，以将对应的串口信息输出至目标串口物理接口，能够通过统一的串口物理接口访问对应的服务器串口，避免了大量使用连接器的问题，从而提升了服务器串口访问的便捷性。
-
公开(公告)号：CN102681971A
公开(公告)日：2012-09-19
申请号：CN201210128968.3
申请日：2012-04-28
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F13/42
Abstract: 本发明提供一种基于aurora协议进行FPGA板间高速互连的设计方法,数据处理传输过程：来自另一块板卡的光纤信号首先进入QSFP模块，然后在FPGA中通过Aurora协议提取数据，具体数据处理是，电信号进入FPGA的PMA，在PMA中进行数据的并串转换，进行数据和时钟恢复，然后数据流进入PCS中，在PCS中进行块同步，去扰码，补偿，最后解码，传递给FPGA逻辑单元进行使用，并传递给数据中心。数据发送过程：和接受数据是相反的过程，来自FPGA内部逻辑的数据，运用Aurora协议进行处理，处理过程是，数据进入到PCS中，进行编码，扰码等等，完成后，进入PMA中，进行串并转换后，发送到QSFP，在进行光电转换，等待另一终端的接收。
-
Patent Agency Ranking
公开(公告)号：CN114020283A
公开(公告)日：2022-02-08
申请号：CN202111164916.7
申请日：2021-09-30
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F8/61
Abstract: 本申请公开了一种固件烧录方法、烧录电路、装置、设备及可读存储介质，该方法包括：对烧录电路中的连接器进行监测；在监测到软件保护器被插入连接器后，断开软件保护器与目标器件的通信连接；利用软件保护器，向烧录电路中的电压转换芯片烧录固件。对烧录电路中的连接器进行监测。当监测到软件保护器被插入该连接器后，则直接断开该软件保护器与目标器件之间的通信连接。即可仅保留软件保护器与电压转换芯片之间的通信连接，从物理硬件角度直接避免出现I2C通信冲突。而后，再利用软件保护器对电压转换芯片烧录固件，由于避免了I2C通信冲突，便可有效提升固件烧录成功率。
-
公开(公告)号：CN114063704B
公开(公告)日：2023-11-03
申请号：CN202111004408.2
申请日：2021-08-30
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F1/14
Abstract: 本申请公开了一种RTC时钟电路，包括第一处理器1、第二处理器2和晶体模块3；晶体模块3与第一处理器1的时钟信号输入接口21相连，用于向第一处理器1提供时钟信号；第一处理器1的时钟测试接口RTCCLK与第二处理器2的时钟输入接口连接22；第一处理器1通过时钟测试接口RTCCLK将晶体模块3的时钟信号转发至第二处理器2，为第二处理器2提供时钟信号。本申请利用一个晶体模块3为两个处理器提供时钟信号，两个处理器的两个时钟输入源是同源的，将两个处理器的时钟源的差异降到了最低，系统运行过程中计算出来的时间更加精确，确保了时钟信号的统一，提高了系统稳定性，同时因只采用一个晶体模块3，减少了系统成本。
-
公开(公告)号：CN102681971B
公开(公告)日：2016-03-23
申请号：CN201210128968.3
申请日：2012-04-28
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F13/42
Abstract: 本发明提供一种基于aurora协议进行FPGA板间高速互连的设计方法,数据处理传输过程：来自另一块板卡的光纤信号首先进入QSFP模块，然后在FPGA中通过Aur ora协议提取数据，具体数据处理是，电信号进入FPGA的PMA，在PMA中进行数据的并串转换，进行数据和时钟恢复，然后数据流进入PCS中，在PCS中进行块同步，去扰码，补偿，最后解码，传递给FPGA逻辑单元进行使用，并传递给数据中心。数据发送过程：和接受数据是相反的过程，来自FPGA内部逻辑的数据，运用Aur ora协议进行处理，处理过程是，数据进入到PCS中，进行编码，扰码等等，完成后，进入PMA中，进行串并转换后，发送到QSFP，在进行光电转换，等待另一终端的接收。
-
公开(公告)号：CN202533851U
公开(公告)日：2012-11-14
申请号：CN201220181038.X
申请日：2012-04-26
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F1/16
Abstract: 本实用新型提供一种用于大型服务器高速信号的测试板卡，其结构包括印制电路板，所述印制电路板上设置有高速信号引出模块、供电模块和传输模块。该一种用于大型服务器高速信号的测试板卡和现有技术相比，具有设计合理、结构简单、构思巧妙、使用方便等特点，有效节省测试成本，提高测试效率，因而具有很好的推广使用价值。
-
公开(公告)号：CN202453873U
公开(公告)日：2012-09-26
申请号：CN201220095183.6
申请日：2012-03-14
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F11/267
Abstract: 本实用新型提供一种系统管理设备的测试板卡，其结构包括一测试PCB板，在测试PCB板的边缘处设置有USB接口、网口，所述测试PCB板上分别设置有电源连接器、Smbus接口、SMC信号连接器、VGA接口，在测试PCB板上还设置有为该测试PCB板提供电源的电源模组连接器。该一种系统管理设备的测试板卡和现有技术相比，具有设计合理、结构简单、构思巧妙、使用方便等特点，方便SMC管理板与被管理板卡之间的通信，测试效果良好，具有很好的推广使用价值。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.033 seconds)
