-
公开(公告)号：CN111858207A
公开(公告)日：2020-10-30
申请号：CN202010616612.9
申请日：2020-06-30
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F11/22 , G06F11/263
Abstract: 本申请公开了一种SoC芯片验证测试系统及方法。本申请公开的系统包括：控制端，以及与控制端连接的多个验证测试平台，控制端用于发送同一个控制指令给至少两个验证测试平台，以使至少两个验证测试平台对SoC芯片的同一个功能点进行验证或测试，获得至少两个操作结果；控制端还用于接收并对比至少两个操作结果，获得对比结果，将对比结果和至少两个操作结果记录至功能点的递归表，并将递归表存储至数据库。本申请可以方便技术人员调取验证测试数据进行分析，为SoC芯片的设计和修改完善提供了可靠的数据支持，也可以避免因某个验证测试平台不稳定而导致的操作结果记录错误，提高了系统的稳定性，保障了验证结果和测试结果的正确性。
-
公开(公告)号：CN111046072A
公开(公告)日：2020-04-21
申请号：CN201911205056.X
申请日：2019-11-29
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F16/2455 , G06F16/25
Abstract: 本申请公开了一种数据查询方法，应用于包括CPU芯片和FPGA芯片的异构计算加速平台，包括当CPU芯片接收到数据查询指令时，根据数据查询指令确定目标数据表和数据计算规则；将目标数据表写入主机内存空间，并将数据计算规则传输至FPGA芯片；控制FPGA芯片通过一致性缓存接口读取主机内存空间中的目标数据表，并根据数据计算规则对目标数据表执行数据查询操作得到查询结果，以便将查询结果返回CPU芯片。本申请能够提高CPU芯片与FPGA芯片的数据交互速率，提高异构计算加速平台的数据查询效率。本申请还公开了一种数据查询系统、一种异构计算加速平台及一种存储介质，具有以上有益效果。
-
公开(公告)号：CN105224482B
公开(公告)日：2018-05-25
申请号：CN201510672954.1
申请日：2015-10-16
Applicant: 浪潮(北京)电子信息产业有限公司
Inventor： 张闯
IPC: G06F13/28
Abstract: 本发明公开了一种FPGA加速卡高速存储系统，包括PCIe硬核模块、FPGA模块以及DDR3存储模块；其中，所述FPGA模块用于将待存储数据进行同步缓存与格式转换，并将所述待存储数据存入至所述DDR3存储模块，所述DDR3存储模块为高速大容量缓存；所述PCIe硬核模块通过IO接口与所述DDR3存储模块的接口相连，用于以直接内存访问的方式将所述待存储数据高速上传到系统内存中，以进行后续处理。本发明通过FPGA作为控制中心，以FPGA中提供的PCIe硬核实现高速DMA读写，同时以DDR3作为大容量缓存，具有较高的数据带宽和良好的性能。
-
公开(公告)号：CN104991757A
公开(公告)日：2015-10-21
申请号：CN201510369430.5
申请日：2015-06-26
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F7/57
Abstract: 本发明提供一种浮点处理方法及浮点处理器，上述方法包括各个对阶移位器接收到指数处理模块对源操作数分离出的指数进行处理的结果后，进行尾数对阶移位并将对阶移位结果输出至各个复合加法器；同时，乘法器将单精度乘法信息输入尾加法器，获取单精度乘法结果；所述复合加法器完成浮点尾数对阶后的加法计算后，输入移位器进行规格化移位并对规格化移位结果进行处理后输出，同时，乘法器根据所述单精度乘法结果，获取浮点双精度乘法结果后，进行乘法结果旁路输出；不仅实现了同时处理两个单精度乘法结果的例外判断以及指数的阶差计算，而且还满足了双单精度指令的设计要求。
-
公开(公告)号：CN113157508B
公开(公告)日：2023-07-14
申请号：CN202110430851.X
申请日：2021-04-21
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F11/22 , G06F11/263
Abstract: 本申请公开了一种嵌入式系统的测试方法、系统、装置、设备及存储介质，基于硬件对接板卡实现被测嵌入式系统所需的硬件模块，利用硬件对接板卡与被测嵌入式系统所在被测板卡的第一端连接，利用测试主机分别与被测板卡的第二端和硬件对接板卡连接，从而在测试主机上，基于由测试主机、硬件对接板卡和被测板卡构成的硬件回环，执行对被测嵌入式系统预设的测试用例，得到测试用例的执行结果，根据各测试用例的执行结果得到被测嵌入式系统的测试结果，实现了被测嵌入式系统硬件功能的回环测试，无需测试人员手动登录被测嵌入式系统触发测试，也无需测试人员利用测试仪器导出被测板卡的硬件信号进行人工判定，极大提高了嵌入式系统测试的自动化水平。
-
Patent Agency Ranking
公开(公告)号：CN113868160A
公开(公告)日：2021-12-31
申请号：CN202110989367.0
申请日：2021-08-26
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本申请公开了一种数据查询方法，包括根据数据查询指令启动预设数量个工作进程；其中，所述预设数量大于1；利用各所述工作进程并行读取数据信息，并通过各所述工作进程对应的DMA通道将所述数据信息发送至FPGA，以使所述FPGA对所述数据信息进行查询，获得目标数据；接收所述FPGA返回的所述目标数据；该数据查询方法可以更为有效地提高数据查询效率。本申请还公开了一种数据查询装置、系统、设备及计算机可读存储介质，均具有上述有益效果。
-
公开(公告)号：CN111833948A
公开(公告)日：2020-10-27
申请号：CN202010686289.2
申请日：2020-07-16
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本申请公开了一种NAND闪存的擦写能力测试方法、装置、电子设备及计算机可读存储介质，该方法包括：确定NAND闪存中参加擦写能力测试的块分组信息，块分组信息包括分组总数以及各分组的块总数；根据各分组的块总数分别确定各分组包含的块的编号；根据NAND闪存的块擦写承受阈值，分别为各分组确定一一对应的目标擦写次数；目标擦写次数大于块擦写承受阈值的分组数量不小于预设数量；分别对各分组包含的块进行对应次数的擦写操作；分别生成与各目标擦写次数对应的擦写能力测试结果。本申请对不同分组的块进行不同次数的擦写和错误率统计，不仅保障了结果正确率，并且可获取NAND闪存的擦写能力特性，全面客观地进行擦写能力评估。
-
公开(公告)号：CN111641638A
公开(公告)日：2020-09-08
申请号：CN202010469717.6
申请日：2020-05-28
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本申请公开了一种数据传输方法，包括：第一设备根据获取的数据包长度确定传输协议；当第一设备接收到第二设备发送的数据请求时，根据传输协议将待发送数据分为多个数据包，并向第二设备连续发送多个数据包；当发送结束时，向第二设备发送数据传输结束指令，以便第二设备根据接收到的校验码对接收到的数据包进行校验处理。通过当接收到数据请求时再根据该数据长度可变的传输协议将待发送数据进行全部连续发送，实现数据传输过程，由于该传输协议的数据包长度可变，而不是固定的，可以适配设备性能进行数据传输，提高了数据传输时的性能利用率。本申请还公开了一种数据传输装置、计算机设备以及计算机可读存储介质，具有以上有益效果。
-
公开(公告)号：CN113467905A
公开(公告)日：2021-10-01
申请号：CN202110650065.0
申请日：2021-06-10
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F9/48 , G06F16/242
Abstract: 本申请公开了一种任务处理方法及系统。本申请使服务器接收数据库任务，解析数据库任务得到包括处理数据库任务需要调用的目标IP池的标识信息，以及各个目标IP池之间的调用顺序的任务链表，并将任务链表发送至加速处理平台，然后加速处理平台根据标识信息和调用顺序调用各个目标IP池处理数据库任务，从而获得任务处理结果。其中，加速处理平台设有不同计算功能的IP池，能够根据实际需要处理的数据库任务重组各个IP池，使得加速处理平台具有能够灵活重组的功能和结构，打破了异构加速平台的局限性，提升了加速处理平台的通用性。相应地，本申请提供的一种任务处理系统，也同样具有上述技术效果。
-
公开(公告)号：CN105224482A
公开(公告)日：2016-01-06
申请号：CN201510672954.1
申请日：2015-10-16
Applicant: 浪潮(北京)电子信息产业有限公司
Inventor： 张闯
IPC: G06F13/28
CPC classification number: G06F13/28
Abstract: 本发明公开了一种FPGA加速卡高速存储系统，包括PCIe硬核模块、FPGA模块以及DDR3存储模块；其中，所述FPGA模块用于将待存储数据进行同步缓存与格式转换，并将所述待存储数据存入至所述DDR3存储模块，所述DDR3存储模块为高速大容量缓存；所述PCIe硬核模块通过IO接口与所述DDR3存储模块的接口相连，用于以直接内存访问的方式将所述待存储数据高速上传到系统内存中，以进行后续处理。本发明通过FPGA作为控制中心，以FPGA中提供的PCIe硬核实现高速DMA读写，同时以DDR3作为大容量缓存，具有较高的数据带宽和良好的性能。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.037 seconds)
