公开(公告)号：CN103137285B

公开(公告)日：2015-08-12

申请号：CN201210479282.9

申请日：2012-11-22

Applicant: 株式会社村田制作所

Inventor： 乾真规

IPC: H01F17/00 ,  H01F27/30 ,  H01F41/00

CPC classification number: H01F5/003 ,  H01F41/041 ,  Y10T29/4902

Abstract: 本发明涉及电子元件及其制造方法。不使元件的尺寸大型化就增大线圈的直径。层叠体（12）通过层叠磁性体层（16）以及非磁性体层（17）而构成，且呈长方体状。线圈（L1）设置在层叠体（12）内，且具有与层叠体（12）的层叠方向大致平行的线圈轴。层叠方向以及线圈轴与构成层叠体（12）的各边不平行。

公开(公告)号：CN103295731A

公开(公告)日：2013-09-11

申请号：CN201310065296.0

申请日：2013-03-01

Applicant: 株式会社村田制作所

Inventor： 乾真规 ,  福岛弘

IPC: H01F17/04 ,  H01F27/24 ,  H01F27/28 ,  H01F41/00

CPC classification number: H01F17/0013 ,  H01F17/0033 ,  H01F41/0206 ,  H01F41/046 ,  Y10T29/4902

Abstract: 本发明涉及层叠型电子元件以及层叠型电子元件的制造方法。层叠型电子元件具备：第一磁性体部、层叠在上述第一磁性体部的低磁导率部、层叠在上述低磁导率部上的第二磁性体部、配置在上述低磁导率部内的、至少一个环状或者螺旋状的线圈、和在上述低磁导率部内用于连接上述第一磁性体部和上述第二磁性体部，贯通上述线圈的内侧地配置的多个柱状磁性体部。

公开(公告)号：CN103137285A

公开(公告)日：2013-06-05

申请号：CN201210479282.9

申请日：2012-11-22

Applicant: 株式会社村田制作所

Inventor： 乾真规

IPC: H01F17/00 ,  H01F27/30 ,  H01F41/00

CPC classification number: H01F5/003 ,  H01F41/041 ,  Y10T29/4902

Abstract: 本发明涉及电子元件及其制造方法。不使元件的尺寸大型化就增大线圈的直径。层叠体（12）通过层叠磁性体层（16）以及非磁性体层（17）而构成，且呈长方体状。线圈（L1）设置在层叠体（12）内，且具有与层叠体（12）的层叠方向大致平行的线圈轴。层叠方向以及线圈轴与构成层叠体（12）的各边不平行。