半导体集成电路装置
    11.
    发明公开

    公开(公告)号:CN1253379A

    公开(公告)日:2000-05-17

    申请号:CN99118577.3

    申请日:1999-09-09

    CPC classification number: H03K19/0016

    Abstract: 一种半导体集成电路中,通过把衬底偏置控制装置102设置为第1状态,在MOS晶体管中流过大电流,把衬底偏置控制装置设定为第2状态,把上述大电流控制为较小的值,进行控制使得第2状态时提供给第1被控制电路的衬底偏置的值是比第1状态时对于PMOS晶体管的衬底偏置高的电压值,是对于NMOS晶体管的衬底偏置低的电压值,第2状态时提供给第1被控制电路的电源电压比该第1状态时小。

Patent Agency Ranking