公开(公告)号：CN107735725A

公开(公告)日：2018-02-23

申请号：CN201680038861.6

申请日：2016-06-23

Applicant: 株式会社半导体能源研究所

Inventor： 久保田大介 ,  兼安诚

IPC: G02F1/1368 ,  G02F1/133 ,  G09G3/36 ,  H01L29/786

Abstract: 本发明的液晶显示装置包括第一像素(10_1)及第二像素(10_2)，该两个像素分别包括具有背栅极的晶体管(11_1、11_2)。两个像素的晶体管(11_1、11_2)连接到相同的栅极线(GL)及相同的数据线(DL)。供应给各晶体管(11_1、11_2)的背栅极的控制信号控制阈值电压以在对一个像素写入数据的期间不使另一个像素的晶体管成为导通状态。通过采用本发明的结构，可以减少遮光性布线的数量并且可以提高开口率。

公开(公告)号：CN120076406A

公开(公告)日：2025-05-30

申请号：CN202510228687.2

申请日：2016-02-03

Applicant: 株式会社半导体能源研究所

Inventor： 三宅博之 ,  兼安诚

IPC: H10D86/60 ,  G02F1/1362 ,  G02F1/1343 ,  H10D86/40

Abstract: 本发明的目的是提供可以降低布线之间的寄生电容的显示装置、显示品质高的显示装置以及可以降低功耗的显示装置。本发明的显示装置包括：信号线；扫描线；第一电极；第二电极；第三电极；第一像素电极；第二像素电极；以及半导体膜，其中，信号线与扫描线交叉，第一电极与信号线电连接，第一电极包括与扫描线重叠的区域，第二电极与第一电极对置，第三电极与第一电极对置，第一像素电极与第二电极电连接，第二像素电极与第三电极电连接，半导体膜与第一电极、第二电极及第三电极接触，并且，半导体膜设置在扫描线与第一电极至第三电极之间。

公开(公告)号：CN107209429B

公开(公告)日：2022-10-14

申请号：CN201680009371.3

申请日：2016-02-03

Applicant: 株式会社半导体能源研究所

Inventor： 三宅博之 ,  兼安诚

IPC: G02F1/1368 ,  G09F9/30 ,  H01L29/786

Abstract: 本发明的目的是提供可以降低布线之间的寄生电容的显示装置、显示品质高的显示装置以及可以降低功耗的显示装置。本发明的显示装置包括：信号线121；扫描线103；第一电极123；第二电极125a；第三电极125b；第一像素电极139a；第二像素电极139b；以及半导体膜135，其中，信号线与扫描线交叉，第一电极与信号线电连接，第一电极包括与扫描线重叠的区域，第二电极与第一电极对置，第三电极与第一电极对置，第一像素电极与第二电极电连接，第二像素电极与第三电极电连接，半导体膜与第一电极、第二电极及第三电极接触，并且，半导体膜设置在扫描线与第一电极至第三电极之间。

公开(公告)号：CN114326211A

公开(公告)日：2022-04-12

申请号：CN202210029583.5

申请日：2016-02-03

Applicant: 株式会社半导体能源研究所

Inventor： 三宅博之 ,  兼安诚

IPC: G02F1/13357 ,  G02F1/1343 ,  G02F1/136 ,  G02F1/1362 ,  G02F1/1368 ,  G09F9/30 ,  G09G3/36 ,  H01L27/12 ,  H01L29/786

Abstract: 本发明的目的是提供可以降低布线之间的寄生电容的显示装置、显示品质高的显示装置以及可以降低功耗的显示装置。本发明的显示装置包括：信号线；扫描线；第一电极；第二电极；第三电极；第一像素电极；第二像素电极；以及半导体膜，其中，信号线与扫描线交叉，第一电极与信号线电连接，第一电极包括与扫描线重叠的区域，第二电极与第一电极对置，第三电极与第一电极对置，第一像素电极与第二电极电连接，第二像素电极与第三电极电连接，半导体膜与第一电极、第二电极及第三电极接触，并且，半导体膜设置在扫描线与第一电极至第三电极之间。

公开(公告)号：CN107735725B

公开(公告)日：2021-03-12

申请号：CN201680038861.6

申请日：2016-06-23

Applicant: 株式会社半导体能源研究所

Inventor： 久保田大介 ,  兼安诚

IPC: G02F1/1368 ,  G02F1/133 ,  G09G3/36 ,  H01L29/786

Abstract: 本发明的液晶显示装置包括第一像素(10_1)及第二像素(10_2)，该两个像素分别包括具有背栅极的晶体管(11_1、11_2)。两个像素的晶体管(11_1、11_2)连接到相同的栅极线(GL)及相同的数据线(DL)。供应给各晶体管(11_1、11_2)的背栅极的控制信号控制阈值电压以在对一个像素写入数据的期间不使另一个像素的晶体管成为导通状态。通过采用本发明的结构，可以减少遮光性布线的数量并且可以提高开口率。

公开(公告)号：CN110544436A

公开(公告)日：2019-12-06

申请号：CN201910839607.1

申请日：2015-09-02

Applicant: 株式会社半导体能源研究所

Inventor： 肉户英明 ,  三宅博之 ,  丰高耕平 ,  兼安诚

IPC: G09F9/30 ,  G09F9/302 ,  G09F9/33 ,  G02F1/1362 ,  G02F1/1343 ,  G02F1/1333 ,  H01L27/32

Abstract: 本发明提供一种具有极高的分辨率、高显示质量、高开口率的显示装置。像素包括三个子像素，且与两个栅极线电连接。栅极线中的一个与两个子像素各自所具有的晶体管的栅极电连接，另一个栅极线与其他子像素所具有的晶体管的栅极电连接。三个子像素的各显示元件在相同方向上排列。三个子像素的三个像素电极在相同方向上排列。

公开(公告)号：CN107209429A

公开(公告)日：2017-09-26

申请号：CN201680009371.3

申请日：2016-02-03

Applicant: 株式会社半导体能源研究所

Inventor： 三宅博之 ,  兼安诚

IPC: G02F1/1368 ,  G09F9/30 ,  H01L29/786

CPC classification number: G02F1/1343 ,  G02F1/133602 ,  G02F1/136286 ,  G02F2001/13606 ,  G09F9/30 ,  G09G3/3648 ,  G09G2300/0439 ,  H01L29/786

Abstract: 本发明的目的是提供可以降低布线之间的寄生电容的显示装置、显示品质高的显示装置以及可以降低功耗的显示装置。本发明的显示装置包括：信号线121；扫描线103；第一电极123；第二电极125a；第三电极125b；第一像素电极139a；第二像素电极139b；以及半导体膜135，其中，信号线与扫描线交叉，第一电极与信号线电连接，第一电极包括与扫描线重叠的区域，第二电极与第一电极对置，第三电极与第一电极对置，第一像素电极与第二电极电连接，第二像素电极与第三电极电连接，半导体膜与第一电极、第二电极及第三电极接触，并且，半导体膜设置在扫描线与第一电极至第三电极之间。