公开(公告)号：CN104064565A

公开(公告)日：2014-09-24

申请号：CN201310388816.1

申请日：2013-08-30

Applicant: 株式会社东芝

Inventor： 斋藤真澄 ,  石川贵之 ,  藤井章辅 ,  西原清仁

IPC: H01L27/115

CPC classification number: H01L27/2436 ,  H01L27/2481 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/145 ,  H01L45/148 ,  H01L45/1675

Abstract: 本发明涉及存储器装置。根据一个实施例的存储器装置包括：衬底；被层叠在所述衬底上的两个或更多个电阻变化型存储器基元；被层叠在所述衬底上的两个或更多个晶体管；以及被层叠在所述衬底上的两个或更多个布线。所述存储器基元之一和所述晶体管之一经由所述布线之一而彼此连接。

公开(公告)号：CN103403807A

公开(公告)日：2013-11-20

申请号：CN201280010795.3

申请日：2012-03-21

Applicant: 株式会社东芝

Inventor： 高岛章 ,  宫川英典 ,  藤井章辅 ,  松下大介

IPC: G11C13/00

CPC classification number: G11C13/0097 ,  G11C13/0002 ,  G11C13/0011 ,  G11C13/0064 ,  G11C13/0069 ,  G11C2013/0073 ,  G11C2013/0088 ,  G11C2213/33 ,  G11C2213/77

Abstract: 根据一个实施例，非易失性半导体存储器设备包括存储器单元阵列和控制电路。该存储器单元阵列包括存储器单元，每一个存储器单元都包括可变电阻元件，其中在复位操作中流动的复位电流比在置位操作中流动的置位电流小不少于一个数量级。该控制电路对存储器单元执行复位操作和置位操作。该控制电路对处于低电阻状态并连接到选择的第一互连和选择的第二互连的所有存储器单元执行复位操作。