-
Patent Agency Ranking
公开(公告)号：CN117728655A
公开(公告)日：2024-03-19
申请号：CN202211642084.X
申请日：2022-12-20
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H02M1/088 , H02M1/32 , H01L25/16 , H01L23/488 , H01L23/498
Abstract: 实施方式涉及半导体装置。实施方式的半导体装置具备第一晶体管、包含第二晶体管的第一驱动电路、及包含第三晶体管的第二驱动电路。第二晶体管以及第三晶体管以串联的方式连接，其连接节点连接于第一晶体管的栅极电极。所述第一晶体管、所述第二晶体管以及所述第三晶体管是形成于包含GaN的第一基板的常关型的MOS型的HEMT。所述第一驱动电路对所述第一晶体管的寄生电容进行充电。所述第二驱动电路对所述第一晶体管的寄生电容进行放电。
-
公开(公告)号：CN115118233A
公开(公告)日：2022-09-27
申请号：CN202110836028.9
申请日：2021-07-23
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 高频放大电路包括四个晶体管、四个电感器及三个开关。第一晶体管的栅极被输入输入信号。第一电感器连接在第一晶体管的源极与基准电压端间。第二晶体管的栅极交流接地，源极与第一晶体管的漏极连接。第二电感器连接在第二晶体管的漏极与电源电压端间。第一开关连接在第二晶体管的漏极和第二电感器间的第一节点与第一输出端子间。第三晶体管的栅极被输入输入信号。第三电感器连接在第三晶体管的源极与基准电压端间。第四晶体管的栅极交流接地，源极与第三晶体管的漏极连接。第四电感器连接在第四晶体管的漏极与电源电压端间。第二开关连接在第四晶体管的漏极和第四电感器间的第二节点与第二输出端子间。第三开关连接在第一节点与第二节点间。
-
公开(公告)号：CN111416584A
公开(公告)日：2020-07-14
申请号：CN201910635761.7
申请日：2019-07-15
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式关于高频放大电路及半导体装置。实施方式的高频放大电路具备：第1晶体管，将高频输入信号放大，源极接地；第2晶体管，将由第1晶体管放大的信号进一步放大而生成输出信号，栅极接地；第1电感，连接在第1晶体管的源极与第1基准电位节点之间；第3晶体管，连接在第1晶体管的源极与第1电感之间，在第1模式下导通在第2模式下关断；第1电容器及第1电阻，串联连接在第2晶体管的漏极与该高频放大电路的输出节点之间；第2电阻及第3电阻，串联连接在第3晶体管的栅极与第2基准电位节点之间；电荷泵电路，在第2模式时，将第2电阻及第3电阻的连接节点的电位设定为比第1基准电位节点的电位低的电位。
-
公开(公告)号：CN110661494A
公开(公告)日：2020-01-07
申请号：CN201910115753.X
申请日：2019-02-15
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式涉及高频放大电路及半导体设备。高频放大电路具备：第1晶体管，将来自对应的高频开关的上述高频输入信号放大且源极接地；第2晶体管，共源共栅地连接至上述第1晶体管，将以上述第1晶体管放大的信号进一步放大而生成输出信号且栅极接地；第1电感，连接至上述第1晶体管的源极和第1基准电位节点之间；第2电感，连接至上述第2晶体管的漏极和第2基准电位之间；非线性补偿电路，连接至上述第1晶体管和上述第2晶体管的连接节点，补偿对于上述高频输入信号的上述输出信号的非线性。
-
公开(公告)号：CN100557950C
公开(公告)日：2009-11-04
申请号：CN200610156226.6
申请日：2006-12-26
Applicant: 株式会社东芝
CPC classification number: H03F1/52 , H01L27/0251 , H03F2200/444
Abstract: 本发明提供一种功率放大器，该功率放大器的特征在于，具备：有源元件，该有源元件具有使用了至少1个化合物半导体的异质结双极晶体管；二极管，该二极管以与基极·发射极间二极管反方向的方式被连接在上述双极晶体管的基极和发射极间；电阻，该电阻被串联连接在上述二极管和上述双极晶体管的基极之间；和偏压电路，该偏压电路被连接在上述二极管和上述电阻之间。
-
-
-
-
Search Results
15
records
(took 0.017 seconds)
