非易失性半导体存储器
    11.
    发明授权

    公开(公告)号:CN100401427C

    公开(公告)日:2008-07-09

    申请号:CN200510060072.6

    申请日:2005-03-31

    CPC classification number: G11C8/08 G11C16/10 G11C16/30 G11C16/3454 G11C16/3459

    Abstract: 构成电压变换开关电路(17)的多个开关供给有多种电压,且被设置成与多个行解码器(2)相对应,以便于每一开关可以分别选择该多种电压中的任意一种并将其输出到相应的行解码器(2)。电压升压电路(7,8)通过升压电源电压来产生该多种电压。调整器电路(9)降低由电压升压电路(7,8)产生的多种电压中的至少一种以稳定电压值,并将最终的电压输出到每一开关。每一行解码器(2)通过利用从相应的开关输出的电压来选择存储单元。因此,能够减少编程/程序校验操作所需的时间同时减小功耗。

    非易失性半导体存储器件
    12.
    发明公开

    公开(公告)号:CN1658330A

    公开(公告)日:2005-08-24

    申请号:CN200510008175.8

    申请日:2005-02-16

    CPC classification number: G11C16/04

    Abstract: 本发明提供一种既能抑制电路面积的增加,又能进行正确数据判定的非易失性半导体存储器件。多个存储单元连接在相互邻接的两条副位线间。行解码器(3)选择与读出对象的存储单元连接的字线。选择线选择电路(2)及列选择电路(5)包含同时且独立地实施选择操作的第一和第二选择部。第一选择部为了选择读出对象的存储单元,选择第一主位线对和选择线。第二选择部为了选择用于基准电压的读出的布线,选择不同于第一主位线对的第二主位线对和选择不同于读出对象的存储单元的扇区的选择线。

Patent Agency Ranking