公开(公告)号：CN118412326A

公开(公告)日：2024-07-30

申请号：CN202410490451.1

申请日：2024-04-23

Applicant: 中国科学院微电子研究所 ,  广东省大湾区集成电路与系统应用研究院

Inventor： 罗军 ,  陈博涵 ,  许静 ,  张骥 ,  许滨滨 ,  李彬鸿 ,  赵星

IPC: H01L21/8238 ,  H01L27/02 ,  H01L27/092

Abstract: 本公开提供了一种半导体器件的制备方法和半导体器件。该制备方法包括：对第一基底的第一表面进行氧化和淀积，得到复合介电层。在复合介电层上进行金属薄膜沉积，得到第一金属层。对位于第一顶面上的第一金属层，和位于第二顶面上的第一金属层进行刻蚀，并暴露出复合介电层，得到第一侧墙金属层。在第一侧墙金属层、位于第一顶面上的复合介电层和位于第二顶面上的复合介电层上进行金属薄膜沉积，得到第二金属层。在第二金属层上进行金属薄膜沉积，得到第三金属层。对第三金属层和第二金属层进行光刻刻蚀，得到栅极。以及在与栅极的第二侧面相邻的第一顶面，和与栅极的第三侧面相邻的第二顶面上进行掺杂，分别得到第一源漏区和第二源漏区。

公开(公告)号：CN114361137A

公开(公告)日：2022-04-15

申请号：CN202111644686.4

申请日：2021-12-29

Applicant: 广东省大湾区集成电路与系统应用研究院 ,  澳芯集成电路技术(广东)有限公司

Inventor： 许滨滨 ,  叶甜春 ,  朱纪军 ,  李彬鸿 ,  罗军 ,  赵杰 ,  许静 ,  嵇彤 ,  黎婉雯

IPC: H01L23/64

Abstract: 本申请公开了一种PIP电容的制作方法，先在器件表面沉积第一多晶硅层、介电层以及第二多晶硅层，再对所述第二多晶硅层和介电层进行刻蚀，以分别形成PIP电容的上极板和介电层，然后再对所述第一多晶硅层进行刻蚀，以分别形成PIP电容的下极板和栅极，最后再沉积侧墙氧化层，对侧墙氧化层进行刻蚀，在PIP电容的下极板两侧和栅极两侧形成侧墙。由此可知，本方案通过将形成侧墙的过程放置在形成PIP电容的上极板、介电层和下极板之后，避免了在PIP电容的下极板的侧壁处形成第二多晶硅层和介电层的残留问题，并通过构建ONO复合介电层代替传统单一的介电层，既消除了多晶硅的残留问题又提高了电容器的电容量，使得器件性能得到提升和改善。

公开(公告)号：CN119008672A

公开(公告)日：2024-11-22

申请号：CN202411099879.X

申请日：2024-08-12

Applicant: 中国科学院微电子研究所 ,  广东省大湾区集成电路与系统应用研究院

Inventor： 罗军 ,  童克友 ,  许静 ,  陈博涵 ,  王晓磊 ,  许滨滨

IPC: H01L29/51 ,  H01L21/28 ,  H01L29/78

Abstract: 本公开提出了一种铁电晶体管的栅极堆叠结构，包括栅氧层、铁电相种子层、铁电层、隔离层、盖帽层和栅极金属填充层。其中，铁电相种子层为具有纳米铁电微晶的氧化锆，其中，第一铁电相种子层形成于栅氧层之上；铁电层形成于第一铁电相种子层和第二铁电相种子层之间，以依附氧化锆形成规则的铁电相结晶，以使铁电层具有自发极化状态；隔离层形成于铁电层之上，隔离层适用于抑制铁电层中的氧扩散，以缓解铁电层形成界面氧空位；盖帽层形成于隔离层之上，盖帽层适用于稳定铁电层中铁电相结晶的正交相，以增强铁电层的铁电特性。在本公开的另一方面还提出了一种如前述栅极堆叠结构的制备方法，以及具有前述栅极堆叠结构的铁电晶体管。

公开(公告)号：CN114496903A

公开(公告)日：2022-05-13

申请号：CN202210126415.8

申请日：2022-02-10

Applicant: 广东省大湾区集成电路与系统应用研究院 ,  澳芯集成电路技术(广东)有限公司

Inventor： 嵇彤 ,  叶甜春 ,  朱纪军 ,  李彬鸿 ,  罗军 ,  赵杰 ,  许静 ,  许滨滨 ,  王国庆

IPC: H01L21/762 ,  H01L21/8238 ,  H01L27/092

Abstract: 本申请提供一种半导体器件及其制造方法，提供衬底结构，衬底结构包括硅衬底、硅衬底上的埋氧化层和埋氧化层上的半导体层，在衬底结构中形成隔离结构，隔离结构至少贯穿半导体层，形成覆盖半导体层和隔离结构的覆盖层，对覆盖层、半导体层和埋氧化层进行刻蚀得到刻蚀槽，刻蚀槽暴露硅衬底，刻蚀槽的侧壁为隔离结构的侧壁，或刻蚀槽的侧壁包括埋氧化层的侧壁和隔离结构的侧壁，之后在刻蚀槽中选择性外延生长半导体材料，以形成半导体结构，去除覆盖层，隔离结构的侧壁和埋氧化层的侧壁不为半导体材料，因此在选择性外延生长半导体材料时，隔离结构的侧壁和埋氧化层的侧壁不容易生长，容易从硅衬底向上生长质量较好的半导体结构，降低工艺缺陷。

公开(公告)号：CN114361137B

公开(公告)日：2024-08-27

申请号：CN202111644686.4

申请日：2021-12-29

Applicant: 锐立平芯微电子(广州)有限责任公司

Inventor： 许滨滨 ,  叶甜春 ,  朱纪军 ,  李彬鸿 ,  罗军 ,  赵杰 ,  许静 ,  嵇彤 ,  黎婉雯

IPC: H01L23/64

Abstract: 本申请公开了一种PIP电容的制作方法，先在器件表面沉积第一多晶硅层、介电层以及第二多晶硅层，再对所述第二多晶硅层和介电层进行刻蚀，以分别形成PIP电容的上极板和介电层，然后再对所述第一多晶硅层进行刻蚀，以分别形成PIP电容的下极板和栅极，最后再沉积侧墙氧化层，对侧墙氧化层进行刻蚀，在PIP电容的下极板两侧和栅极两侧形成侧墙。由此可知，本方案通过将形成侧墙的过程放置在形成PIP电容的上极板、介电层和下极板之后，避免了在PIP电容的下极板的侧壁处形成第二多晶硅层和介电层的残留问题，并通过构建ONO复合介电层代替传统单一的介电层，既消除了多晶硅的残留问题又提高了电容器的电容量，使得器件性能得到提升和改善。