-
公开(公告)号：CN112211869A
公开(公告)日：2021-01-12
申请号：CN202011197116.0
申请日：2020-10-30
Applicant: 国核自仪系统工程有限公司
Abstract: 本发明公开了一种伺服驱动装置、电液伺服系统及伺服电流的调整方法，伺服驱动装置用于驱动一多线圈伺服阀，伺服驱动装置包括至少两个控制模块，多线圈伺服阀的线圈数量与控制模块的数量相同，每个控制模块分别对应伺服阀的一线圈；任意两个控制模块之间设置有数据交换链路；每个控制模块用于通过数据交换链路获取其他控制模块的信息数据；每个控制模块还用于根据所有信息数据调整伺服驱动装置的输出伺服电流。本发明的伺服驱动装置采用独立的控制模块作为驱动电路驱动多线圈伺服阀的独立线圈，一路驱动电路的电气故障不会扩散到其他驱动电路，电气上相互隔离，提高了伺服驱动装置驱动的可靠性，缩短了故障处理时间。
-
公开(公告)号：CN119620674A
公开(公告)日：2025-03-14
申请号：CN202411327899.8
申请日：2024-09-24
Applicant: 国核自仪系统工程有限公司 , 通辽霍林河坑口发电有限责任公司
IPC: G05B19/05 , H04L67/125
Abstract: 本公开提供了一种控制装置及其控制方法，该控制装置包括：HART仪表通过HART信号滤波器与DCS\PLC系统的输入模块连接；HART仪表用于将HART信号传输至HART信号滤波器；HART信号滤波器用于过滤HART信号中的干扰信号，并将过滤后的HART信号传输至DCS\PLC系统的输入模块。本公开在原有控制装置的基础上增加了HART信号滤波器，通过HART信号滤波器过滤HART仪表传输的HART信号中的干扰信号，并将将过滤后的HART信号传输至DCS\PLC系统的输入模块，避免了干扰信号对DCS\PLC系统的输入模块造成的干扰，进而避免了至DCS\PLC系统出错。
-
公开(公告)号：CN119104923A
公开(公告)日：2024-12-10
申请号：CN202411357887.X
申请日：2024-09-27
Applicant: 国核自仪系统工程有限公司 , 通辽霍林河坑口发电有限责任公司
IPC: G01R31/3835 , G01R31/396 , G01R31/378
Abstract: 本公开提供了一种燃料电池的电压检测电路和电压检测系统，其中，燃料电池包括至少两个电池组，每个电池组均包括至少一个单片电池，电压检测电路包括控制器以及至少两个电压监测模块，电压监测模块与电池组一一对应，电压监测模块的不同输入端分别用于与对应电池组的两端连接，输出端与控制器的输入端连接，电压监测模块用于监测对应电池组的电压数据，并将电压数据传输至所述控制器。由于每个电压监测模块的输出端都通过独立的连接线路与控制器的输入端连接，因此，在电压检测电路中即使其中一个电压监测模块发生故障，其他电压监测模块仍然可以继续监测与其对应的电池组，不会造成电压检测电路的中断，提高了检测电路的容错能力和稳定性。
-
公开(公告)号：CN114047728B
公开(公告)日：2024-06-28
申请号：CN202111254938.2
申请日：2021-10-27
Applicant: 国核自仪系统工程有限公司
IPC: G05B19/414
Abstract: 本发明公开了一种基于安全总线的数据同步方法，该数据同步方法应用于冗余控制装置，该冗余控制装置包括多个互为冗余的计算机模块，多个互为冗余的计算机模块之间通过安全总线进行通信，该数据同步方法包括：将每个计算机模块划分为多个数据存储区域，将获取到的作为发送端的计算机模块的本地数据存储区域中的目标数据按照预设数据帧格式打包成数据包；基于安全总线将数据包同步传输至作为接收端的计算机模块相应的映射数据存储区域。本发明通过将获取到的发送端的本地数据存储区域中的目标数据打包成数据包；将数据包同步传输至接收端相应的映射数据存储区域，实现了冗余控制装置中多个计算机模块之间的数据同步，提高了冗余控制装置的可靠性。
-
公开(公告)号：CN117405996A
公开(公告)日：2024-01-16
申请号：CN202311354530.1
申请日：2023-10-18
Applicant: 国核自仪系统工程有限公司 , 山东核电有限公司
Abstract: 本发明公开了一种基于FPGA的滤波方法及系统，其中，滤波方法包括以下步骤：将ADC采样得到的IO卡件的多个电压数据保存为原始数列；将所述原始数列内的每个所述电压数据与所述原始数列内所有所述电压数据并行进行比较，以得到比较结果；基于比较结果和比较结果与得分之间的关系获取对应得分，累加计算出每个所述电压数据获得的分数值；根据所述分数值对所述原始数列中所述电压数据进行排序，以得到有序数列；将所述有序数列前端和/或后端的若干个电压数据去除，并对剩余电压数据进行均值滤波。本发明可以解决ESD实验静电脉冲干扰问题，处理过程中，算法通过数据并行比较实现排序，可以提高效率，缩短排序时间，实现快速排序。
-
Patent Agency Ranking
公开(公告)号：CN115527806A
公开(公告)日：2022-12-27
申请号：CN202211401088.9
申请日：2022-11-09
Applicant: 国核自仪系统工程有限公司
IPC: H01H50/04
Abstract: 本发明公开了一种用于分布式控制系统的继电器模组。该继电器模组包括电路板、设置于电路板上的控制信号接口、至少一个继电器和与继电器一一对应的接线端子；控制信号接口设置于电路板的第一侧，接线端子设置于与第一侧相对的第二侧，继电器设置于第一侧与第二侧之间；每个继电器的触点端与对应的接线端子连接；所有继电器的控制端均与控制信号接口连接。本发明通过采用继电器居中，控制信号接口分列继电器的一边，接线端子分列另一边的总体布局，两边不会产生交叉干扰，且布局更加紧凑，使得继电器模组集成度高，结构小巧，能够安装在分布式控制系统所在的控制柜内，大大节省了诸如继电器机柜、柜内供电器件、柜间电缆等硬件成本。
-
公开(公告)号：CN115391253A
公开(公告)日：2022-11-25
申请号：CN202211160338.4
申请日：2022-09-22
Applicant: 国核自仪系统工程有限公司
Abstract: 本发明公开了一种基于FPGA的多通道的HART实现系统，所述实现系统包括：控制模块，用于发送数据至单路转多路模块，并接收所述单路转多路模块的返回数据；单路转多路模块，所述单路转多路模块中包含多个数据通道，用于将所述控制模块的发出数据传输至HART设备，并接收所述HART设备的返回数据，将所述返回数据以多个数据通道传输至所述控制模块。通过设置一种多个通道相对独立的HART通信设计，无需在多个通道进行切换，不受通讯响应时间的限制，减少了多个通道轮询耗时，减轻了通道间的干扰，极大提升了整个HART通讯的效率和可靠性。
-
公开(公告)号：CN114047728A
公开(公告)日：2022-02-15
申请号：CN202111254938.2
申请日：2021-10-27
Applicant: 国核自仪系统工程有限公司
IPC: G05B19/414
Abstract: 本发明公开了一种基于安全总线的数据同步方法，该数据同步方法应用于冗余控制装置，该冗余控制装置包括多个互为冗余的计算机模块，多个互为冗余的计算机模块之间通过安全总线进行通信，该数据同步方法包括：将每个计算机模块划分为多个数据存储区域，将获取到的作为发送端的计算机模块的本地数据存储区域中的目标数据按照预设数据帧格式打包成数据包；基于安全总线将数据包同步传输至作为接收端的计算机模块相应的映射数据存储区域。本发明通过将获取到的发送端的本地数据存储区域中的目标数据打包成数据包；将数据包同步传输至接收端相应的映射数据存储区域，实现了冗余控制装置中多个计算机模块之间的数据同步，提高了冗余控制装置的可靠性。
-
公开(公告)号：CN107783525A
公开(公告)日：2018-03-09
申请号：CN201711173124.X
申请日：2017-11-22
Applicant: 国核自仪系统工程有限公司
IPC: G05B19/418 , G05B19/042 , G01R31/02
CPC classification number: G05B19/4184 , G01R31/021 , G01R31/026 , G05B19/042 , G05B2219/25232
Abstract: 一种基于FPGA的DI动态诊断电路，涉及信号诊断技术领域，所解决的是降低诊断错误率的技术问题。该电路包括主控制器、采样光耦、断线检测光耦、切换继电器、第一控制开关、第二控制开关；所述主控制器为FPGA芯片，主控制器通过第一控制开关、第二控制开关、切换继电器的配合，来控制采样光耦及断线检测光耦的输入侧信号；主控制器通过采样光耦及断线检测光耦的输出侧信号来实现对DI通道的动态诊断。本发明提供的电路，适用于DCS领域的控制对象保护系统。
-
公开(公告)号：CN107060903A
公开(公告)日：2017-08-18
申请号：CN201611225835.2
申请日：2016-12-27
Applicant: 国核自仪系统工程有限公司
CPC classification number: F01D21/00 , F01D21/003 , F01D21/02 , F05D2270/021 , F05D2270/09 , F05D2270/46
Abstract: 一种基于FPGA的汽轮机危急遮断系统，涉及汽轮机技术领域，所解决的是加快响应速度的技术问题。该系统，包括多个ETS表决卡、多个转速信号卡、多个开关信号分配卡；所述ETS表决卡包括FPGA表决模块、IOP处理模块、第一连接件；各个ETS表决卡通过串行通信端口互联；所述转速信号卡包括FPGA转速模块、IOP处理模块、第二连接件；各个转速信号卡的LVDS发送端口分别接到各个ETS表决卡的LVDS接收端口；所述开关信号分配卡包括FPGA分配模块、IOP处理模块、第三连接件；各个开关信号分配卡的LVDS发送端口分别接到各个ETS表决卡的LVDS接收端口。本发明提供的系统，结构简单且响应速度快。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.03 seconds)
