公开(公告)号：CN109190244A

公开(公告)日：2019-01-11

申请号：CN201811011865.2

申请日：2018-08-31

Applicant: 哈尔滨工业大学

Inventor： 叶雪荣 ,  张开新 ,  杨赟 ,  王浩南 ,  翟国富

IPC: G06F17/50

Abstract: 本发明公开了一种N沟道VDMOSFET在PBTI效应下退化模型的建立方法，所述方法如下：步骤一：基于RD模型理论分析N沟道VDMOSFET在PBTI效应下的退化机理，确定阈值电压为退化模型的敏感参数；基于TCAD仿真，向MOSFET模型中注入缺陷，验证阈值电压作为敏感参数的正确性；步骤二：结合幂律模型和阿伦尼乌斯模型提出N沟道VDMOSFET的PBTI退化模型；步骤三：以幂律模型为基础对下降段和上升段分别建模，合并上升段和下降段模型，得到电应力退化模型；步骤四：基于电应力退化模型建立PBTI效应下的关于电热应力退化模型。本发明所建立的退化模型可直接用于VDMOSFET的寿命预测和可靠性评估中。

公开(公告)号：CN112668265B

公开(公告)日：2022-02-08

申请号：CN202110007279.6

申请日：2021-01-05

Applicant: 哈尔滨工业大学

Inventor： 叶雪荣 ,  王梓丞 ,  王浩南 ,  翟国富

IPC: G06F30/3308

Abstract: 一种基于Saber软件的SiC MOSFET SPICE模型图形化修正方法，属于新型器件的建模与仿真领域。所述方法通过Saber仿真软件的Model Architect工具中Scanned Data Utility功能、Optimizer Utility自动拟合功能建立初步模型。通过选取Saber软件中Model Architect工具提供的Toggle Anchor Objects锚点工具对所建模型进行图形化修正，并通过理论分析和实测数据指导并检验所建模型的准确性。本发明建立的模型经过理论验证和与实际测试数据的对比，显示出比较好的准确性和严谨性，可以为包含SiC MOSFET的复杂电路仿真方法提供依据。

公开(公告)号：CN112668265A

公开(公告)日：2021-04-16

申请号：CN202110007279.6

申请日：2021-01-05

Applicant: 哈尔滨工业大学

Inventor： 叶雪荣 ,  王梓丞 ,  王浩南 ,  翟国富

IPC: G06F30/3308

Abstract: 一种基于Saber软件的SiC MOSFET SPICE模型图形化修正方法，属于新型器件的建模与仿真领域。所述方法通过Saber仿真软件的Model Architect工具中Scanned Data Utility功能、Optimizer Utility自动拟合功能建立初步模型。通过选取Saber软件中Model Architect工具提供的Toggle Anchor Objects锚点工具对所建模型进行图形化修正，并通过理论分析和实测数据指导并检验所建模型的准确性。本发明建立的模型经过理论验证和与实际测试数据的对比，显示出比较好的准确性和严谨性，可以为包含SiC MOSFET的复杂电路仿真方法提供依据。

公开(公告)号：CN111626008A

公开(公告)日：2020-09-04

申请号：CN202010464342.4

申请日：2020-05-27

Applicant: 哈尔滨工业大学

Inventor： 陈岑 ,  叶雪荣 ,  杨赟 ,  王浩南 ,  胡义凡 ,  翟国富

IPC: G06F30/33

Abstract: 本发明目的在于提供一种可用于电路系统的分层序贯测试性建模方法，属于电子产品测试性分析与设计领域。首先确定电路系统的故障集与可用物理测点集，并通过建立多信号流图模型确定其中故障信息传播路径；以故障信息传播路径为依据，构建故障至测点的最短路径矩阵；随后以信息熵为依据确立测点可用度排序；仿真获取各故障状态下测点电信号波形；以确定的优先级排序提取各测点的可用特征，并依次增补形成故障-测试特征矩阵；对每次增补后的矩阵充足性进行验证，直至满足规定要求，给出所需的测试性模型。本发明解决了测试性建模中测点可用性评价和序贯增补建模终止时机的判定问题，为电路系统的测试性建模提供了有效手段。