-
公开(公告)号：CN111860819B
公开(公告)日：2023-11-07
申请号：CN202010731785.5
申请日：2020-07-27
Applicant: 南京大学
IPC: G06N3/063 , G06N3/0464
Abstract: 本发明涉及一种可拼接、可分段的全连接神经网络推理加速器及其加速方法，加速器包括控制模块、存储模块、计算模块三大功能模块，控制模块有三种模式：配置模式、搬运模式、计算模式。本发明充分利用全连接计算的可并行性以及权重的可共享性，支持多批处理、多路并行计算。控制模块通过模式的跳转来控制整个全连接的实现与加速。本发明可以实现对输入神经元和权重的独立地址的拼接，即可以将需要进行多次计算的全连接合并为一次全连接运算；其次，本发明可以实现全连接计算的拆分，通过暂存中间结果的方式对其进行分段计算，在硬件资源有限的情况下，实现大规模的全连接神经网络的计算。
-
公开(公告)号：CN110751192B
公开(公告)日：2023-07-18
申请号：CN201910927807.2
申请日：2019-09-27
Applicant: 南京大学
IPC: G06F18/2431 , G06N5/01 , G06N5/046
Abstract: 本发明公开了一种基于CART算法的随机森林的决策树推理系统，包括控制模块,输出控制信号；数据存储模块,根据所述控制信号传输包含有多棵决策树数据的源数据并存放计算模块的计算结果；计算模块,根据所述控制信号计算Gini不纯度，获取最优特征。有益效果：有效地提高数据推理的精确度，加快算法运行的速度，有着广泛的应用前景，针对不同的场合有良好的应用价值。
-
公开(公告)号：CN109635937B
公开(公告)日：2023-07-11
申请号：CN201811646420.1
申请日：2018-12-30
Applicant: 南京大学
IPC: G06N3/063 , G06N3/0464
Abstract: 本发明的面向低位宽卷积神经网络的低功耗系统包括：控制器、配置器、计算单元、片上存储单元、片上存储控制单元和总线接口；采用流处理架构，将总任务切分为几个子任务流水处理；发明了任务均衡切割策略，能提高吞吐率，减少每帧图像识别时间；其针对低位宽卷积神经网络算法特点，实现了一种硬件友好的算法优化，可省略批标准化层的处理步骤。该系统因其超低功耗，超小面积、吞吐率高的特点，非常适用于嵌入式、物联网应用领域，能够高效率完成图像识别、人脸识别等功能。
-
公开(公告)号：CN116318639A
公开(公告)日：2023-06-23
申请号：CN202211093758.5
申请日：2022-09-08
Applicant: 南京大学
IPC: H04L9/08
Abstract: 本发明提出了一种轻量化Twofish加密算法加速器及其加速方法，其中的主要的模块包括控制器模块、子密钥生成模块、轮运算模块和输入输出白化模块。本发明提出了实现S盒单元置换功能的高效硬件加速电路，并在每一轮运算中引入线性反馈移位寄存器随机选择S盒中的置换电路，从而提高加密过程的安全性；本发明提出的轮运算模块与扩展子秘钥生成单元这两个核心部分在硬件资源上高度共享，根据控制信号切换功能交替运行，因此资源利用较少，硬件实现规模小轻量化，能够良好地适应在SoC中的模块集成。
-
公开(公告)号：CN109977347B
公开(公告)日：2023-06-13
申请号：CN201910251542.9
申请日：2019-03-29
Applicant: 南京大学
Abstract: 本发明的支持多模式配置的可重构FFT处理器，包括：片上SRAM存储器，通过数据对外传输模块与片外存储器进行通信；可重构计算阵列，包含有若干基于IEEE‑754标准的单精度浮点加法器、减法器以及浮点乘法器；FFT控制器，控制FFT运算的整个流程；数据对外传输模块，控制处理器与片外存储器之间的数据传输。有益效果：该处理器具有运算精度高，加速效果明显，硬件资源利用率高的优点。
-
Patent Agency Ranking
公开(公告)号：CN108762719B
公开(公告)日：2023-06-06
申请号：CN201810497969.2
申请日：2018-05-21
Applicant: 南京大学
Abstract: 本发明的并行广义内积重构控制器，包括：中间结果计算模块，接收源数据并根据源数据计算中间结果向量，生成向量的地址，存入bank；每完成一个的计算生成一个完成信号，并将所述完成信号发送至最终结果计算模块，作为启动信号；最终结果计算模块，读数据进入复数乘累加器进行最终结果计算得到结果矩阵第L个元素，生成向量的地址，存入bank；数据存储地址处理模块，根据乒乓操作选择信号进行数据选择，生成正确的bank地址信号。有益效果：计算时间少且存储资源利用率大，可满足在许多信号检测应用场景中进行非均匀检测时，获取检验统计量的高实时性要求。
-
公开(公告)号：CN109711543B
公开(公告)日：2023-05-09
申请号：CN201811646423.5
申请日：2018-12-30
Applicant: 南京大学
IPC: G06N3/063 , G06N3/0475 , G06N3/088
Abstract: 本发明公开了可重构的深度置信网络实现系统，该系统包括：控制单元用于控制深度置信网络算法的运算流程；数据暂存单元用于存储计算所需的输入层信息、权重、偏置及输出层结果；受限玻尔兹曼机用于计算深度置信网络中各层结点的激活概率，以决定其激活状态；参数更新单元用于更新深度置信网络中各层结点的权重及偏置，其仅在训练算法中被激活。有益效果：该实现系统通过复用受限玻尔兹曼机及控制算法状态跳转可支持训练和推理两种算法，降低了算法的硬件资源开销，并保证了算法性能，适用于各种人工智能场景。
-
公开(公告)号：CN115603894A
公开(公告)日：2023-01-13
申请号：CN202211189124.X
申请日：2022-09-28
Applicant: 南京大学(CN)
IPC: H04L9/06
Abstract: 本发明提出了一种面向于B5G系统的可重构加速器及加速方法。该硬件设计包括可重构控制器模块，用于生成算法选择信号；还包括可重构线性反馈移位寄存器（LFSR）模块，用于循环生成流密码算法运算所用数据；还包括有限状态机（FSM）模块，通过FSM中循环计算最终得出密文。其中可以满足多种流密码算法共模使用LFSR模块，使用各自的计算反馈单元和不同的抽头选取位置适应不同加速场景，即根据输入的算法选择信号，选择不同的数据链路和计算模块。本发明提出的硬件架构可以在B5G系统下根据多种不同场景需求可以自由选择加密效果更佳的算法，共模的设计可以更好地满足B5G系统的超高速加密需求。
-
公开(公告)号：CN115550235A
公开(公告)日：2022-12-30
申请号：CN202211014355.7
申请日：2022-08-23
Applicant: 南京大学
IPC: H04L45/00 , H04L45/586 , H04L45/60
Abstract: 本发明公开一种面向神经网络平台的单周期路由器，属于片上网络技术领域。本发明基于XY维序路由算法，根据切片可能前往的输出方向为不同端口的输入缓冲区分配异构的虚通道；在路由器中设有虚通道标识更新单元，通过虚通道标识更新提前判断切片在下一跳路由写入的虚通道即下一跳路由的输出方向，并更新其通道标识位，该逻辑时序开销隐藏在切片的线传输延时中。本发明通过对不同向通信流量的异构处理，简化了仲裁单元的数量和结构，降低了仲裁逻辑的时序开销，优化了路由流水线，有效降低片上网络的通信延时，改善网络扩展带来的延时上升情况，实现了单切片快速通行的方案，具有良好的使用价值和广泛的应用前景。
-
公开(公告)号：CN115357091A
公开(公告)日：2022-11-18
申请号：CN202211030031.2
申请日：2022-08-26
Applicant: 南京大学
IPC: G05F3/26
Abstract: 本发明公开了一种适用于动态显示芯片的电流调节方法和系统，该方法主要包括对电流进行时域划分，产生最小时钟电流；基于所述最小时钟电流和设置的控制倍数，获得输出电流。本发明创新性引入了控制倍数的概念，从而实现显示电流的进一步增大、减小，但不对面积产生过多提高，能够有效地拓展电流范围，并根据实际使用效果、场景等，切换不同的位数等级，以达到更好的显示效果。该方法能够在不影响芯片面积的情况下，提高电流的精度和范围。
-
-
-
-
-
-
-
-
-
Search Results
308
records
(took 0.038 seconds)
