图像识别加速器、终端设备及图像识别方法

    公开(公告)号:CN105989352A

    公开(公告)日:2016-10-05

    申请号:CN201510101155.9

    申请日:2015-03-06

    Abstract: 本申请揭示了一种图像识别加速器、终端设备及图像识别方法。图像识别加速器包括了降维处理模块、NVM以及图像匹配模块。在图像识别加速器进行图像识别的过程中,先由降维处理模块根据设置的降维参数γ降低第一图像数据的维度。NVM将降维后的第一图像数据中的各个数值的低ω位按照设置的第一电流I写入NVM中的第一存储区域,并将降维后的第一图像数据中的各个数值的高N-ω位按照设置的第二电流写入NVM中的第二存储区域。其中,第一电流小于第二电流。从而,匹配模块可以确定所述NVM中存储的图像库中是否包含有与所述降维后的第一图像数据相匹配的图像数据。本发明实施例提供的图像识别加速器能够在降低终端设备的系统功耗的基础上保证图像识别的准确性。

    一种路由查找装置、方法和数据转发设备

    公开(公告)号:CN113497763B

    公开(公告)日:2024-06-07

    申请号:CN202010197503.8

    申请日:2020-03-19

    Abstract: 本申请实施例公开了一种路由查找装置、方法和数据转发设备,用以解决现有的路由查找方式一旦出现新的网络地址造成的查找不便以及存储工作量大的问题。该装置包括忆阻器阵列和连接所述忆阻器阵列的数据输入模块。所述忆阻器阵列包括用于存储多个路由表项的多行忆阻器单元。所述数据输入模块用于向忆阻器阵列输入第一输入数据和第二输入数据。所述忆阻器阵列用于接收第一电压和第二电压,在第一电压的作用下从多行忆阻器单元中存储的多个路由表项中确定与第一输入数据匹配的第一组路由表项,并在第二电压的作用下,从第一组路由表项对应的多行忆阻器单元中确定与第二输入数据匹配的目标路由表项。

    一种存算一体芯片及其操作方法
    13.
    发明公开

    公开(公告)号:CN116821048A

    公开(公告)日:2023-09-29

    申请号:CN202210282818.1

    申请日:2022-03-22

    Abstract: 本申请实施例涉及一种存算一体芯片,包括:具有开关网络和复用电容的存算阵列模块、读写模块、全局控制模块和输出模块。全局控制模块根据预先配置的控制信号控制开关网络中各开关的闭合,以使存算阵列模块处于存储模式。存算阵列模块接收模拟输入信号。根据控制信号和权重完成对模拟输入信号的运算,并根据复用电容和反馈信号叠加基准电压确定运算结果。其中,运算结果存储在复用电容中。输出模块将运算结果进行移位相加,确定数字输出信号,并将数字输出信号进行输出。本申请通过对存算阵列模块中的电容进行复用,可以去除SAR ADC中CAP DAC,从而在提升芯片算力的同时,可以进一步减小芯片所占面积。

    电路、乘加器和电路优化方法
    14.
    发明公开

    公开(公告)号:CN116414352A

    公开(公告)日:2023-07-11

    申请号:CN202111676335.1

    申请日:2021-12-31

    Abstract: 本申请公开了一种电路、乘加器和电路优化方法,涉及电子设备领域,用于实现乘加器的功耗与精度的平衡。该电路包括数字加法电路和模拟加法电路;数字加法电路,用于将多组部分积中属于第一比特位范围的比特位按位进行数字累加,多组部分积为多个第一数值与多个第二数值分别相乘得到,第一比特位范围指一个第一数值和一个第二数值的乘积值的S个比特位,S为正整数,乘积值为一组部分积进行移位后按比特位累加得到;模拟加法电路,用于将多组部分积中属于第二比特位范围的各比特位的数值对应的模拟量按位进行模拟累加,第二比特位范围指乘积值的与第一比特位范围不重合的T个比特位,T为正整数,S+T小于或等于乘积值的位数。

    一种多级查找表电路、函数求解方法及相关设备

    公开(公告)号:CN116070556A

    公开(公告)日:2023-05-05

    申请号:CN202111283778.4

    申请日:2021-11-01

    Abstract: 本申请实施例提供了一种多级查找表电路,该电路可以应用于光模块、无线、神经网络等场景,该电路可以在上述场景中用于基于多个查找表求解目标函数的输出值,多个查找表包括第一查找表与第二查找表,目标函数的第一输入序列包括第一子集与第二子集;电路包括第一模块与第二模块。第一模块,用于基于第一子集与第一查找表确定第一函数的输出值,第一函数为目标函数中的嵌套函数。第二模块,用于基于第二子集、第二查找表以及第一函数的输出值确定目标函数的输出值。通过第一模块与第二模块的级联,可以减少目标函数对应电路的面积、延时和能耗。

    一种路由查找装置、方法和数据转发设备

    公开(公告)号:CN113497763A

    公开(公告)日:2021-10-12

    申请号:CN202010197503.8

    申请日:2020-03-19

    Abstract: 本申请实施例公开了一种路由查找装置、方法和数据转发设备,用以解决现有的路由查找方式一旦出现新的网络地址造成的查找不便以及存储工作量大的问题。该装置包括忆阻器阵列和连接所述忆阻器阵列的数据输入模块。所述忆阻器阵列包括用于存储多个路由表项的多行忆阻器单元。所述数据输入模块用于向忆阻器阵列输入第一输入数据和第二输入数据。所述忆阻器阵列用于接收第一电压和第二电压,在第一电压的作用下从多行忆阻器单元中存储的多个路由表项中确定与第一输入数据匹配的第一组路由表项,并在第二电压的作用下,从第一组路由表项对应的多行忆阻器单元中确定与第二输入数据匹配的目标路由表项。

    图像识别加速器、终端设备及图像识别方法

    公开(公告)号:CN105989352B

    公开(公告)日:2019-08-20

    申请号:CN201510101155.9

    申请日:2015-03-06

    Abstract: 本申请揭示了一种图像识别加速器、终端设备及图像识别方法。图像识别加速器包括了降维处理模块、NVM以及图像匹配模块。在图像识别加速器进行图像识别的过程中,先由降维处理模块根据设置的降维参数γ降低第一图像数据的维度。NVM将降维后的第一图像数据中的各个数值的低ω位按照设置的第一电流I写入NVM中的第一存储区域,并将降维后的第一图像数据中的各个数值的高N‑ω位按照设置的第二电流写入NVM中的第二存储区域。其中,第一电流小于第二电流。从而,匹配模块可以确定所述NVM中存储的图像库中是否包含有与所述降维后的第一图像数据相匹配的图像数据。本发明实施例提供的图像识别加速器能够在降低终端设备的系统功耗的基础上保证图像识别的准确性。

    一种存储值修改方法以及非易失性存储器芯片

    公开(公告)号:CN119694368A

    公开(公告)日:2025-03-25

    申请号:CN202311250072.7

    申请日:2023-09-22

    Abstract: 一种存储值修改方法,包括:控制模块获取目标存储单元对应的目标存储值,并根据目标存储值,计算目标电流值;读取流经目标存储单元的第一电流值;计算目标电流值与第一电流值的第一差值,根据第一差值计算电参数;电参数包括擦写电压值(或者擦写电流值)以及第一持续时长(或者第二持续时长);控制模块根据擦写电压值(或者擦写电流值),生成相应的擦写电压(或者擦写电流),并按照第一持续时长(或者第二持续时长)向目标存储单元施加擦写电压(或者擦写电流)。这样,在刚开始修改目标存储单元中的存储值时,对存储值的修改量较大,随着存储值修改次数越来越多,存储值的修改量也变得越来越小,因此能提高对非易失性存储单元的擦写效率。

    一种存算一体电路、芯片系统及电子设备

    公开(公告)号:CN119513027A

    公开(公告)日:2025-02-25

    申请号:CN202311079128.7

    申请日:2023-08-23

    Abstract: 一种存算一体电路、芯片系统及电子设备,该存算一体电路中,选择器用于交替将第一数据和第二数据传输至计算单元,其中第一数据为第一存储阵列完成预读取操作后输出的数据,第二数据为第二存储阵列完成预读取操作后输出的数据,计算单元在第一时间周期接收外部输入信号,并计算外部输入信号与第一数据的第一计算结果,或在第二时间周期接收外部输入信号,并计算外部输入信号与第二数据的第二计算结果,其中,第一存储阵列用于在第二时间周期内完成预读取操作,第二存储阵列用于在第一时间周期内完成预读取操作,通过交替流水线式的操作在不同存储阵列间切换读取,从而隐藏了数据预读取的时间,降低了计算时延。

    一种控制方法、内存储器及相关芯片系统

    公开(公告)号:CN119441071A

    公开(公告)日:2025-02-14

    申请号:CN202411343509.6

    申请日:2024-09-24

    Abstract: 本申请实施例公开了本申请实施例提供一种控制方法、内存储器及相关芯片系统,应用于内存储器,内存储器与处理器耦合,内存储器包括多个存储区域Bank,每个Bank包括M行*N列存储单元,M、N为大于0的整数;方法包括:接收处理器发送的第一指令,第一指令用于指示起始列地址j和列数k;k为大于1且小于或等于N的整数;根据第一指令确定目标Bank和目标行;响应于第一指令,读取目标数据,目标数据为目标Bank中的目标行的第j列到第(j+k‑1)列所存储的数据。实施本申请实施例可以提升数据读取效率,提高计算性能,进而提升用户体验。

Patent Agency Ranking