-
公开(公告)号：CN108111296B
公开(公告)日：2020-02-14
申请号：CN201711353958.9
申请日：2017-12-15
Applicant: 华中科技大学 , 深圳市九州安域科技有限公司
Abstract: 本发明公开了一种Hitag2密码的破解方法和防御方法，属于嵌入式系统安全领域。本发明将破解的重点放在破解Hitag2密码的中间变量state上，利用短时间内监听采集的多条数据的IV高位数据相同的特点，推导出多条数据对应的state的部分数据位也相同，再利用多条数据中的密文计算state中相同的部分数据位各种候选值的概率得分，找出概率得分大于中值的候选值，再结合少数不相同数据位组合得到state的少量组合，再利用所有state进行滚码得到少量密文组合，最后将这些密文发送到密文接受方进行破解。同时本发明还实现了一种Hitag2密码的防御方法。本密码破解方法将暴力破解时的逐位指数增长变成了逐位倍数增长，能够将计算量降低7个数量级以上，极大的减小了破解时长和计算资源。
-
公开(公告)号：CN105159840A
公开(公告)日：2015-12-16
申请号：CN201510675524.5
申请日：2015-10-16
Applicant: 华中科技大学
IPC: G06F12/02
Abstract: 本发明公开了一种闪存器件的软信息提取方法，包括离线训练与在线运行两部分，在离线状态下，对目标闪存器件进行先验性实验，实验测试内容包括对闪存器件内部物理块的存储单元进行大量重复的擦除、写入以及读出操作，从而记录闪存器件在其测试周期内的外部特征量；然后进行数据集训练，建立闪存内部存储单元物理状态与外部特征量之间的关联；在线运行状态下，对正在在线运行的闪存物理状态进行识别，并预估错误率，并计算软信息。本发明所提出的方法不仅不依赖于闪存内部的特殊命令，而且可以方便地集成进自主闪存控制器中，与LDPC纠错模块相配合，实现对先进工艺闪存器件的高强度纠错，满足固态存储对先进工艺闪存器件数据纠错的需求。
-
公开(公告)号：CN101853190B
公开(公告)日：2012-07-04
申请号：CN201010191552.7
申请日：2010-06-04
Applicant: 华中科技大学
IPC: G06F11/00
Abstract: 本发明公开了一种适用于嵌入式处理器的数据完整性验证方法，它包括多粒度散列计算方法，地址转换方法以及散列节点访问控制方法。多粒度散列计算方法用于产生多粒度Merkle树，该树缓存在散列cache中，同时在树的节点缺失时，此算法负责计算内存中数据块的散列值。地址转换方法为每个节点提供了一个唯一对应的地址。散列节点访问控制方法主要负责访问各个散列树的节点，特别是在读缺失和写操作时采取不同的对策。由于采用多粒度散列算法，本发明产生的散列树节点少，层数少，因而减少了存储空间，硬件面积开销和初始化时间，提高了性能。
-
公开(公告)号：CN101217251B
公开(公告)日：2010-06-02
申请号：CN200810046621.8
申请日：2008-01-04
Applicant: 华中科技大学
Abstract: 本发明公开了一种单周期前馈开关控制电路，包括跨导放大器，比较器，时钟，RS触发器，积分网络，电压电流转换电路，可控电压阈值模块，非门，和电阻分压网络；在一个开关周期内对开关电路的输出信号进行积分，并产生一个反馈信号代表输出信号在一个开关周期内的平均值。通过一个比较器比较这个反馈信号和参考电压，当反馈信号与参考电压的值相等时，此比较器产生一个开关控制信号调节开关电路的占空比以稳定输出电压。在反馈控制电路中，增加了采样输入电压的前馈通路。该模式下，控制电路采样输出信号的同时也对输入信号进行采样，并依据此采样信号改变开关电路的占空比。本发明能增强开关电源输出的抗扰动性并优化开关电源输出的动态特性。
-
公开(公告)号：CN101394171A
公开(公告)日：2009-03-25
申请号：CN200810197388.3
申请日：2008-10-24
Applicant: 华中科技大学
IPC: H03K17/22
Abstract: 本发明公开了一种静态零功耗上电复位电路，包括电压检测电路、脉冲锁存电路、缓冲输出电路以及清零复位电路。其中电压检测电路的一个输入端连接电源，另一个输入端连接输出缓冲电路的使能控制输出端，电压检测电路的输出端连接脉冲锁存电路的输入端。脉冲锁存电路的输出端连接输出缓冲电路的输入端，输出缓冲电路的输出端分别接连接电压检测电路的使能输入端和清零复位电路的输入端。清零复位电路的输入端接收外部清零复位信号，输出端输出上电复位信号。本发明结构简单新颖，无需外接RC元件，芯片占用面积小，静态功耗几乎为零，可以应用于低功耗的SoC芯片中。
-
Patent Agency Ranking
公开(公告)号：CN1968016A
公开(公告)日：2007-05-23
申请号：CN200610125126.7
申请日：2006-11-24
Applicant: 华中科技大学
IPC: H03K5/24
Abstract: 本发明公开了一种迟滞比较器，该电路是为低压低功耗芯片中的保护电路或者是检测电路专门设计。它包括电流源I1、二个输入MOS管、三个负载MOS管和用于调节比较器的阈值的迟滞调节器。当输入MOS管为NMOS管时，负载MOS管采用PMOS管，反之亦然。电路单边阈值与电路器件参数无关，即只要固定了比较器一个输入端电压就可以精确确定单边阈值。电路具有不对称的正反馈回路构成迟滞比较器的迟滞电路，能产生阈值电压并能完成比较功能。电路本身是一个相对独立的部分。电路中还设置了合适的正反馈支路以及输出级支路，以及提供了静电保护作用的MOS管和电阻。
-
公开(公告)号：CN116384309B
公开(公告)日：2023-08-11
申请号：CN202310626506.2
申请日：2023-05-31
Applicant: 华中科技大学
Abstract: 本发明公开了一种应用于低功耗芯片设计的四相锁存异步握手单元，该单元可以在握手中产生局部时钟信号来控制锁存器的开启与关闭，以解决当下集成电路因为时钟树所带来的控制难题与功耗问题。本发明使用锁存器作为存储单元，且该握手单元在不存在触发器的同时还解决了竞争冒险问题，因此使用该握手单元设计出来的电路普遍具有稳定性高，面积小，功耗低的优点。此外，本发明还提供了一种基于传统同步EDA工具的通用开发流程，减小了基于该异步握手单元所实现电路的开发难度。
-
公开(公告)号：CN116521130A
公开(公告)日：2023-08-01
申请号：CN202310388786.8
申请日：2023-04-12
Applicant: 华中科技大学
IPC: G06F7/58
Abstract: 本发明公开了一种真随机数生成器、真随机数生成方法及加密设备，属于加密安全技术领域，在真随机数生成器中，熵源模块在接收到使能信号后输出N个振荡输入信号；采样环形振荡器在接收到使能信号后输出M组振荡时钟信号；多个中间D触发器构成N*(M‑1)的矩阵，N行中间D触发器的D输入端一一对应接入N个振荡输入信号，M‑1列中间D触发器的时钟信号端一一对应接入前M‑1个振荡时钟信号；异或运算器对所有的中间D触发器的输出进行异或运算；输出D触发器对异或结果采样输出真随机数。上述结构设计提高真随机数生成器的吞吐量和能效，在保证较低功耗的同时，提升随机数的不可预测性。
-
公开(公告)号：CN116206651B
公开(公告)日：2023-07-14
申请号：CN202310495657.9
申请日：2023-05-05
Applicant: 华中科技大学
IPC: G11C11/417 , G11C11/418 , G11C11/419 , G11C7/22 , G11C7/10 , G11C8/08
Abstract: 本发明提供了一种宽电压域SRAM读写时序控制电路及方法。控制电路包括：信号锁存模块，在时钟上升沿锁存地址信号、数据信号、使能信号和读写选择信号；时序控制模块根据锁存的使能信号和读写选择信号产生读写操作开启信号和读写标志信号；根据位线放电时间产生复位信号、读出使能信号和预充电使能信号；写驱动模块根据读写操作开启信号、地址信号和写标志信号，产生行选信号和写字线信号；读驱动模块根据读写操作开启信号、行选信号、地址信号和读标志信号产生读字线信号；复制列模块根据复制列的读字线信号进行读操作，并将位线信号输出给时序控制模块。实现了精确控制读操作和写操作的开启和结束时间。
-
公开(公告)号：CN116129984B
公开(公告)日：2023-06-23
申请号：CN202310407633.3
申请日：2023-04-17
Applicant: 华中科技大学
IPC: G11C29/54
Abstract: 本发明公开了一种宽电压域SRAM读检错电路、方法及应用，属于集成电路设计领域，包括与待检错SRAM阵列中的列电路相同的复制列电路，复制列内的SRAM单元存储固定值，对应读操作时其单元所在位线需要放电的情形，以反映最坏情况下需要的读时间。在SRAM进行读操作时，复制列内与读目标单元位于同一行的单元也进行一次读操作，通过在下一个系统时钟周期上升沿到来时对复制列的输出信号d进行采样，判断SRAM阵列读出正确性，并输出对应的错误标志信号。本发明结构简单，占用面积小，对不同结构的SRAM具有良好的兼容性，适用于采用DVFS技术的系统。
-
-
-
-
-
-
-
-
-
Search Results
134
records
(took 0.029 seconds)
